Устройство для извлечения квадратного корня

Устройство для извлечения квадратного корня

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ,содержащее сумматор и первый сдвигающий регистр, выходы которого подключены к первой группе входов .сумматора, отличающееся тем, что, с цепью расширения диапазона изменения аргумента и увеличения быстродействия, в него введены второй, третий-, четвертый , пятый и шестой сдвигающие регистры , элемент задержки, первый, второй, третий и четвертый регистры, первый и второй вычитатели, первая и вторая группы элементов ИЛИ, блок сравнения, квадратор, блок задания точности вычислений, первая и вторая группы элементов И и блок управления , причем выход элемента задержки подключен к входу старшего разряда второго сдвигающего perHCTpat выход младшего разряда третьего сдвигающего регистра подключен к входу элемента задержки и к управляющим входам сдвига и обнуления второгосдвигающего ре гистра , информационный вход третьего сдвигающего регистра соединен с информационным входом первого сдвигающего регистра, выходы 26 -го и

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 4

ОПИСАНИЕ ИЗОБРЕТ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Г10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3662898/24-24 (22) 09.11.83 (46) 23. 08,85. Бюл. Ф 31 (72 В.Ф.Арсени, М.E.Бородянский, В.Л.Онопко, И.Ф,Сурженко и И,П. Наумов (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

N- 684540, кл. G 06 F 7/552, 1977.

Авторское свидетельство СССР

9 593210, кл. С 06 F 7/552, 1976 (54)(57) УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ

КВАДРАТНОГО КОРНЯ, содержащее сумматор и первый сдвигающий регистр, выходы которого подключены к первой группе входов .сумматора, о т л и— ч а ю щ е е с я тем, что, с целью расширения диапазона изменения аргу-. мента и увеличения быстродействия, в него введены второй, третий, четвертый, пятый и шестой сдвигающие регистры, элемент задержки, первый, второй, третий и четвертый регистры, первый и второй вычитатели, первая и вторая группы элементов ИЛИ, блок сравнения, квадратор, блок задания точности вычислений, первая и вторая группы элементов И и блок управления,причем выход элемента задержки подключен к входу старшего разряда второго сдвигающего регистра, выход младшего разряда третьего сдвигающего регистра подключен к входу элемента задержки и к управляющим входам сдвига и обнуления второго сдвигающего регистра, информационный вход третьего сдвигающего регистра соединен с

„„$0„„74923 информационным входом первого сдвигающего регистра, выходы 2 3 -го и (2 0 — 1)-го разрядов второго сдвигающего регистра подключены соответственно к первому и второму входам

1-ro элемента первой группы элемен/ тов ИЛИ 1 где 1 = 1...,, 11 /2; 11 — ра.3рядность второго сдвигаюцего ре",èñòpa, выход 8 --го элемента первой группы элементов ИЛИ подключен к входу 1 -го разряда первого регистра и к входу (3+1)-го разряда второго ре ги стра, выходы разрядов первого регистра подключены к первым входам соответствующими: элементов И второй группы, выходы разрядов второго регистра подключены к входам соответствующих разрядов четвертого и пятого сдвигающих регистров, входы разрядов шестого сдвигающего регистра подключены к выходам соответствующих разрядов квадратора, выходы раз. рядов шестого сдвигающего регистра подключены к первой группе входов первого вычитателя,к второй группе входов которого подключены разряды вь1хода сумматора, разряды выхода первого вычитателя подключены к соответствующим разрядам входа третьего регист ра, выходы разрядов которого подключены к первым входам соответствующих элементов И первой группы и к соответствующим разрядам первой группы входов второго вычитателя, разряды второи группы входов которого соединены с соответствующими разрядами входа квадратора и второй группы входов сумматора и .подключены к выходам соответствующих разрядов четвертого регистра, разряды входа которого подI 174923 карочены к выходам соответствующих элементов ИЛИ второй группы, первые входы элементов ИЛИ второй группы подключены к выходам соответствующих элементов И второй группы, вторые входы элементов ИЛИ второй группы подключены к выходам соответствующих эл ментов И-первой группы, разряды выхода второго вычитателя подключены к первым входам соответствующих разрядов блокя сравнения, разряды выхода блока задания точности вычислений подключены к вторым входам соответствующих разрядов блока сравнения, выход которого подключен к вторым входам элементов И первой группы, причем блок управления содержит. генератор импульсов, девять триггеров, формирователь импульсов, четыре элемента задержки, девять элементов И, сдвигающий регистр, пять распределителей импульсов.и шифратор, причем выход первого тригг-ра подключен к входу запуска генератора импульсов, выход генератора импульсов подключен к первым входам пятого, шестого„ седьмого, восьмого и девятого элементов К блока управления, выходы которых подключены к входам первого, второго, третье; î,,четвертого и пятого распределителей импульсов, первый выход первого распределителя импульсов подключен к установочному входу третьего триг гера через первый элемент задержки и к первому входу шифратора, второй выход первого распределителя импульсов подключен к второму т входу шифратора,.третий выход первого распределителя импульсов подключен к установочному входу пятого триггера через второй элемент задержки и к третьему входу шифратора, четвертый выход первого распределителя импульсов подключен к установочному входу седьмого триггера через третий элемент задержки и к четвертому входу шифратора, пятый выход первого распределителя импульсов подключен K входу формирователя импульсов и к пятому входу шифратора, первый выход второго распределителя импульсов подключен к шестому входу шифратора, а второй выход — к второму входу первого элемента И блока управления, первый выход третьего распределителя импульсов подключен к седьмому входу шифратора, второй выход — к второму входу второго элемента И, первый выход четвертого распределителя импульсов подключен к восьмому входу шифратора; второй вы-" ход — к установочному входу девятого триггера через четвертый элемент задержки и к девятому входу шифратора третий выход четвертого распределителя импульсов подключен к десятому входу шифратора, а четвертый и пятый выходы — к одиннадцатому и двенадцатому входам шифратора соответственно, шестой выход четвертого распределителя импульсов подключен к второму входу третьего элемента И. блока управления и к тринадцатому входу шифратора, первый выход пятого распределителя импульсов подключен к четырнадцатому входу шифратора, а второй выход — к второму входу четвертого элемента И блока управления, к первому входу первого, второго, третьего и четвертого элементов И блока управления подключен прямой выход второго., четвер» того, шестого и восьмого триггеров соответственно, входы сброса первого второго, четвертого, шестого и восьмого триггеров подключены к выходу формирователя импульсов, выходы первого, второго, третьего и четвертого элементов И блока управления подключены к входам сброса соответственно третьего, пятого, седьмого и девятого триггеров, прямые выходы которых подключены к. вторым входам шестого, седьмого восьмого и девятого элементов И блока управления соответственно, инверсные выходы третьего, пятого и седьмого триггеров подключены соответственно к второму, третьему и четвертому входу пятого элемента И блока уп- . равления, инверсный выход девятого триггера подключен к третьему входу восьмого элемента И блока управления, первый выход шифратора подключен к входу управления сдвигом сдвигающего регистра блока управления, выход мпадшего разряда которого соединен с установочным входом четвертого триггера, с входом управления сдвигом третьего сдвигающего регистра и с входом синхронизации второго сдвигающего регистра, второй выход шифратора подключен к входам синхронизации второго и первого регистров, третий выход шифратора подключен к входам управления записью первого и четвертого сдвигающих регист1)74923 ров, четвертый выход шифратора подключен к входам управления сдвигом первого и четвертого сдвигающих регистров, пятый выход шифратора подключен к вторым входам элементов И второй Группы, шестой выход шифратора подключен к входу синхронизации четвертого регистра; седьмой выход шифратора подключен к входу синхронизации квадратора и к входу синхронизации сумматора, восьмой выход

Шифратора подключен к входу синхрони-. зации первого вычитателя, девятый вьг ход шифратора подключен .к входам управления записью пятого и шестого сдвигающих регистров, десятый выход шифратора подключен к входам упИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и однородных вычислительных структурах. 5

Целью изобретения является расширение диапазона изменения аргумента, улучшение эксплуатационных характеристик и увеличение быстродействия, На фиг.l приведена функциональная схема предлагаемого устройства на фиг.2. — вариант функциональной схемы блока управления, на фиг.3— микропрограмма работы устройства.

Устройство содержит входную шину 1, сдвигающие регистры 2-4, линию

5 задержки, элементы 6.1...".,á,å, регистры 7 и 8, сдвигающие регист1 ры 9 и 10, группу элементов И 11, 20 группу элементов ИЛИ 12, регистр 13, группу элементов И 14, квадратор 15, вычитатель 16, сумматор 17, вычитатель 18, сдвигающий регистр 19, регистр 20, выходную шину 21, блок 22 25 сравнения, блок 23 установки точнос- ти вычислений, выходную шину 24, блок 25 управления и входную шину 26, Блок управления устройства содержит сдвигающий регистр 27, входную шину 28, триггер 29,генератор 30, элементы И 31-35, распределитель 36 равления "двигом пятого и шестого сдвигающих регистров одиннадцатый выход шифратора подключен к входу синхронизации третьего сдвигающего регистра, двенадцатый выход шифратора подключен к входу синхронизации второго вычитателя, а тринадцатый выход шифратора подключен к входу младшего разряда второго регистра, выход блока сравнения подключен =. установочному входу шестого триггера, выход младшего разряда четвертого. сдвигающего регистра подключен к установочному входу четвертого триггера, а выход младшего разряда пятого сдвигающего регистра подключен к установочному входу восьмого триггера, 2 импульсов, шифратор 37, элемент 38 з адержки, триггер 39, элемент И 40, распределитель 41 импульсов, триггер 42, входную шину 43, элемент 44 задержки, триггер 45; элемент И 46, распределитель 47 импульсов, триггер

48, элемент 49 задержки, триггер

50, элемент И 51, распределитель 52 импульсов, формирователь 53 импульсов, триггеры 54 и 55, элемент И 56, триггер 57, элемент 58 задержки, распределитель 59 импульсов, входные шины 60 и бl,выходные шины 62 — 74.

Устройство реализует итерационный алгоритм где х — значение входного числа; значение начального коэффициента.

Известно, что итерационный процесс у„+„= g/ó„ / будет сходимым, если выполняется условие

В данном случае с (у)

2у поэтому выбор начальных коэффициентов с соотношением =2 у о позволяет для каждого значения числа Х "н заданном интервале получать выполнение условия (2 ) 1174923 4

Устройство извлечения квадратного корня работает в соответствии с микропрограммой (фиг.3). Последовательность операций обеспечивается блоком управления. Генератор 30 обеспечивает серию служебных импульсов, с помощью которых осущеста."".ÿåòñÿ продвижение распределителей 35, 41, 47, 52 и 59. Распределители через триггеры 39„ 50 и 10

«7 и элементы И 31-35 передают управ. ление друг другу в соответствии с микропрограммой и вырабатывают на своих выходах последовательность сигналов,.которые поступают на шиф- 15 ратор 37. Последний выдает управляю" щие сигналы на соответствующие блоки устройства для выполнения команд микропрограммы, Осведомительные сигналы . Х - Х, поступающие от блоков устройства, обеспечивают с помощью. триггеров 42, 48, 54 и 55 переход с одного цикла микропрограммы на другой. Часть микропрограммы с осведомительным сигналом Хt реализуется 25 н устройстве на регистрах 2 и 4 и на, элементе 5 задержки, Входная шина 1 служит для ввода в устройство п-разрядного числа X . Ре- . гистр 4 служит для определения перво- ЗО го приближения числа, которое является основой для определения начальных коэффициентов K.и уц, К входу младшего разряда регистра 7 подключена пина от блока управления, с помощью З5 которой в младший разряд регистра 7 заносится "0" перед каждым вычислением корня, Подключение выходов группы элементов ИЛИ 6 к входам регистон 7 и 8 обеспечивает получение 40 начальных коэффициентов и у 11) в процессе определения первого йриближения числа у; В регистре 7 хранится значение коэффициента с6, а н регистре 8 — у, Блок 23 установки точ-45 ности вычислений представляет собой регистр с помощью которого устанавливается требуемое значение погрешности вычислений.

По команде "Пуск" нсе регистры 50 устройства устанавливаются в исходное состояние (фиг.3) .и по сигналу с первого выхода блока 25 управления начинается определение К и у .

Содержимое регистра 27 продвигает - 55 ся в соответствии с серией импульсон с первого зыхода шифратора 37, а содержимое регистра 2 заносится н регистр 4 в соответствии с той же серией. импульсов. Запись в регистр 4 происходит следующим образом. При поступлении на вход регистра 4 сигнала.с нулевым уровнем содержимое регистра 4 сдвигается на один разряд при появлении сигнала с единичным уровнем содержимое регистра 4 обнуляется, а через элемент 5 задержки в старший разряд регистра 4 записывается единица. Таким образом после окончания занесения информации из ре" гистра 2 в регистр 4, а это произойдет после выявления на выходе регистра 27 сигнала с единичным уровнем, н регистре 4 сформируется первое приближение числа X которое представляет собой число X > округленное до старшего значащего разряда. После появления на выходе регистра 27 единичного сигнала блок 25 управления выдает команду на занесение содержимого регистра 4 в регистры 7 и 8.

Коэффициент с поступает на входы, сднигающих регистров 9 и 10. С помощью регистров 3 и 9 осуществляетХ ся получение компоненты — — (1) . По (6 сигналу с третьего выхода блока 25 управления в регистр 3 записывается число К, а н регистр 9 — коэффици-, ент с, С четвертого выхода блока 25 подается серия импульсов, с помощью которых осуществляется сдвиг информации влево в регистрах 3 и 9. Как только содержимое регистра 9 станет равным нулю,.сдвиг информации прекратится и в регистре 3 окажется сформированным слагаемое Х/ф выражения (1). Содержимое регистра 8 через группу элементов И 11 и группу элементов ИЛИ 12, поступает на входы регистра )3 и по сигналу с шестого выхода блока 25 управления заносится в регистр 13. По сигналу с седьмого выхода н устройстве производятся параллельные суммирование содержимого регистров 3 и 13 в сумматоре -17 и возведение в квадрат содержимого регистра 13, Ро сигналу с десятого выхода блока 25 заносится информация в регистры 10 и 19, которые служат для г получения слагаемого — -- (1) . Полуг чение слагаемого — — происходит ана06

1174923

«х логично пол: чению -"" . По сигналу с

М восьмого выхода блока 25 в вычитателе 18 происходит формирование раз5 ности между содержимым сумматора 17 и регистра 19, которая с выхода вычитателя 18 подается на вход регистра

20 по сигналу с одиннадцатого выхода блока 25 управления. Блок управления после занесения информации на .регистр 20, вырабатывает сигнап, инициирующий вычитание из содержимого регистра 13 содержимого регистра 20.

Результат вычитания,. представляющий собой погрешность вычисления корня числа Х на первом цикле., сравнивается с заданным значением погрешности при помощи блока 22 сравнения. Если погрешность полученного результата 20 меньше заданной, блок 22 сравнения

> выдает сигнал об окончании вычислений и признак окончания операции извлечения корня выставляется на шине "4.Результат вычисления снимается с шины 21. Если погрешность полученного результата больше или равна заданной, то содержимое регистра 20 через группу элементов И 14 заносится в регистр 13 по сигналу блока управления. Затем блоком управления выдается си. нал в сумматор 17 и квадратор 15 и далее цикл вычислений повторяется с той разницей, что для вычислений используется коэффициент у; вместо у

Устройство может вести вычисления требуемой точностью квадратного корня числа Х при ", изменяющемся дискретно в диапазоне (2, 2"1 ., 4

1174923,1174923

1174923

Фик J

Составитель С,Силаев

Техред M.Ïàðîöàé

Корректор М.Пожо

Редактор Л.Гратилло

Подписное

Филиал ППП ."Патент", r.ужгород, ул.Проектная, 4

Заказ 5201/50 Тираж 710

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5