Устройство для контроля многовыходных цифровых узлов

Устройство для контроля многовыходных цифровых узлов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО для КОНТРОЛЯ шогои 1ходаых ЦИФРОВЫХ УЗЛОВ, содержащее входной компаратор,, tpynny входных компараторов, группу сумматоров по модулю два, группу регистров сдвига, блок свертки по модулю два, сумматор по модулю два, регистр сдвига, первый индикатор, компаратор кодов, первую группу переключателей , вторую группу переключателей , блок запуска, делитель частоты , счетчик цифровой задержки, элемент И, блок выборки, блок преобразования информации для индикации, второй индикатор и потенциометр установки уровня, причем первые входы входных компараторов группы и входного компаратора подключены к выходу потенциометра установки уровня, вторые входы входных компараторов группы являются группой информационных входов устройства, выходы входных компараторов группы соединены с первой группой входов компаратора кодов и первыми информационными входами сумматоров по модулю два группы, выходы которьк подключены к группе входов блока свертки по модулю два, группа информационных входов сумматора по модулю два подключена к группе выходов регистра сдвига, информационным входом подключенного к выходу сумматора по модулю два, группа выходов регистра сдвига соединена с группой входов первого индикатора, вторая группа входов компаратора кодов соединена с выходами переключателей первой группы, выход компаратора кодов соединен с входом блока запуска, первый выход которого соединен с управляющими входами делителя частоты и счетчика цифровой задержки , а второй выход - с входами сброса сче-рчика цифровой задержки и (Л делителя частоты, тактовый вход кото рого соединен с выходом счетчика цифровой задержки, а выход - с первым входом элемента И, выход которого соединен с входами синхронизации ре гистров сдвигаГруппы, второй вход входного компаратора соединен с входом внешней синхронизации устройства, Од Q9 00 СО выходы регистров сдвига группы соединены с вторыми информационными входами соответствующих сумматоров по модулю два группы, выходы параллельного кода регистров сдвига группы соединены с группой входов блока вы-, борки, выход которого подключен через блок преобразования информации для индикации к входам второго индикатора , первы - входы переключателей второй группы соединены с выходами сумматоров по модулю два группы вторые входы - с выходами входных компараторов группы, а выходы - с информационными входами регистров

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„Я0„„1176333 (51) 4 С 06 F 11/22 СРСОИидя

)3 "" ""

ВНБДНОТЕИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21) 3711932/24-24 (22) 16.03.84 (46) 30.08.85.Бюл.1Ф 32 (72) А.Н.Тарасенко и А.Н.Ерохин (71) Донецкий ордена Трудового

Красного Знамени политехнический институт (53) 621.325 (088. ° 8) (56) Авторское свидетельство СССР

М 817721, кл. G 06 F 11/22,1979.

Авторское свидетельство СССР

М 1076908, кл. G 06 F 11/22,1982. (54)(57) устРойстВО для контРоля

ИНОГОВЫХОДНЫХ ЦИФРОВЫХ УЗЛОВ, содержащее входной компаратор„ группу входных компараторов, группу сумматоров по модулю два, группу регистров сдвига, блок свертки по модулю два, сумматор по модулю два, регистр сдвига, первый индикатор, компаратор кодов, первую группу переключателей, вторую группу переклю» чателей, блок запуска, делитель частоты, счетчик цифровой задержки, элемент И, блок выборки, блок преобразования информации для индикации, второй индикатор и потенциометр установки уровня, причем первые входьг входных компараторов группы и входного компаратора подключены к выходу потенциометра установки уровня, вторые входы входи -.г. компараторов группы являются группой информационных входов устройства, выходы входных компараторов группы соединены с первой группой входов компаратора кодов и первыми информационными входами- сумматоров по модулю два группы, выходы которых подключены к группе входов блока свертки по модулю два, группа информацион" ных входов сумматора по модулю два подключена к группе выходов регистра сдвига, информационным входом подключенного к выходу сумматора по моду лю два, группа выходов регистра сдвига соединена с группой входов первого индикатора, вторая группа входов компаратора кодов соединена с выходами переключателей первой группы, выход компаратора кодов соединен с входом блока запуска, первый выход которого соединен с управляющими входами делителя частоты и счетчика цифровой задержки, а второй выход - с входами сброса счетчика цифровой задержки и делителя частоты, тактовый вход кото. %УФ рого соединен с выходом счетчика циф. С ровой задержки, а выход - с первым входом элемента И, выход которого соединен с входами синхронизации ре- >вил гистров сдвига группы, второй вход iaeL входного компаратора соединен с вхо- Д дом внешней синхронизации устройства, © выходы регистров сдвига группы соединены с вторыми информационными входами соответствующих сумматоров по в© модулю два группы, выходы параллельного кода регистров сдвига группы соединены с группой входов блока выборки, выход которого подключен через блок преобразования информации для индикации к входам второго ин» дикатора, первы. : входы переключателей второй группы соединены с выходами сумматоров по модулю два группы вторые входы — c выходами входных компараторов группы, а выходы - с информационными входами регистров

1176333

IS сдвига группы, вход начальной установки устройства соединен с входами начальной установки регистров сдвига группы и.регистра сдвига, о тл и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач устройства за счет обеспечения возможности контроля цифровых узлов путем формирования в устройстве псевдослучайных последовательностей, в него введены блок управления регистром сдвига, генератор импульсов, переключатель режимов регистра сдвига, группа выходных усилителей и выходной усилитель, причем группа выходов регистра сдвига подключена к входам выходных усилителей группы, выходы которых соединены с группой входов контролируемого узла, первая группа входов переключателя режимов регистра сдвига подключена к выходам блока свертки по модулю два, входного компаратора и выходу элемента И, вторая группа входов — к первому и второму выходам блока управления регистром сдвига и выходу генератора импульсов,а группа выходов — к информационному входу сумматора по модулю два, входу выходного усилителя, второму входу элемента И, тактовому входу счетчика цифровой задержки и

Изобретение относится к цифровой вычислительной технике и может быть использовано для поиска неисправностей в сложных цифровых логических схемаХ автоматики и вычислительной техники.

Цель изобретения - расширение класса решаемых задач устройства за счет обеспечения возможности контроля цифровых узлов путем формирования в устройстве псевдослучайных последовательностей.

На фиг.1 изображена функциональная схема устройства для контроля многовыходных цифровых узлов, на фиг.2 - пример реализации блока запуска, делителя и счетчика цифровой задержки; на фиг. 3 - пример реалиаходу.синхронизации регистра сдвига, выход выходного усилителя является выходом внешней синхронизации устройства, входы начальной установки и синхронизации и тактовый вход блока управления регистром сдвига соединены соответственно с входом начальной установки устройства, вторым выходом делителя частоты и выходом генератора импульсов, причем блок управления регистром сдвига содержит три триггера, элемент И и кнопку "Пуск", при этом входы установки триггеров соединены с входом начальной установ» ки блока, информационные входы первого, второго и третьего триггеров подключены к шине логической единицы и прямым выходам первого и второго, триггеров соответственно, синхровходы второго и третьего триггеров соединены с тактовым входом блока и первым входом элемента И, выход и второй вход которого соединены соответственно с первым выходом блока и инверсным выходом первого триг° гера, вход сброса которого подключен к выходу кнопки "Пуск", а синхровход является входом синхронизации блока, прямой выход третьего триггера является вторым выходом бло- . ка .

2 зации блока выборки; на фиг. 4— пример реализации блока преобразования информации, .на фиг.5 - пример реализации блока управления регист» ром сдвига.

Устройство (фиг.1) содержит входной компаратор 1, группу входных компараторов 2, группу сумматоров 3 по модулю два, группу регистров 4 сдвига„ блок 5 свертки по модулю два,.сумматор 6 по модулю два, регистр 7 сдвига, первый индикатор 8, компаратор 9 кодов, первую группу переключателей 10, вторую группу переключателей II блок 12 запуска, делитель 13 частоты, счетчик 14 цифровой задержки, элемент И 15, блок 16 выборки, блок 17 преобразо333

3 1176 вания информации, второй индикатор

18, потенциометр 19 установки уров-. ня, выходной усилитель 20, группу выходных усилителей 21, переключа- . тель 22 режимов регистра сдвига, генератор 23 импульсов и блок 24 управления регистром сдвига.

На фиг.l показаны также группа информационных входов 25 и вход 26 внешней синхронизации устройства, вход 27 начальной установки устройст— ва и входы 28 начальной установки регистров 4 сдвига группы и регистра 7 сдвига, группа выходов 29 псев" дослучайных последовательностей, 15 выход 30 внешней синхронизации устройства, тактовый вход 31 и вход

32 синхронизации, вход 33 начальной установки, первый 34 и второй 35 выходы блока 24 управления регистром 20 сдвига, входы 36 синхронизации регистров 4 сдвига группы и регистра 7 сдвига.

Делитель 13 частоты содержит

Фиг. 2 счетчик 37, элемент НЕ 38 25 и элемент И 39. Счетчик 14 цифровой задержки может быть, выполнен в виде многодекадного счетчика 40, переключателя 41 установки задержки и элементов И 42 и 43. На фиг.2 пока- ЗО заны также вход 44 блока 12 запуска, тактовый вход 45 счетчика 14, выход

46 элемента И 15, второй выход 47 делителя, а также функциональная схема блока 12 запуска, состоящего из триггера 48 и кнопки 49 "Запуск анализатора".

Блок 16 выборки содержит (фиг.3) матрицу элементов И 50, регистры

51 и 52 циклического сдвига, генера" 40 тор 53, группу входов 54, элемент

И 55 и выход 56 блока.

Блок 17 преобразования информации содержит (фиг.4) генератор 57 синусоидального напряжения, делитель- 45 формирователь 58, счетчики-делители

59 и 60, цифроаналоговые преобразователи 61 и 62, усилители 63 и 64, резисторы 65-68, конденсатор 69, транзисторный ключ 70 и выходы 71. SO

Блок 24 управления регистром сдвига содержит (фиг 5) триггеры .

72 — 74, кнопку 75 "Пуск", элемент

И 76 и шину 77 логической единицы.

Блок 12 запуска, делитель 13, счетчик 14 цифровой задержки и элемент И 15 используются для формирования измерительного интервала времени аналогично, как это выполняет« ся в многоканальных логических анализаторах. Формирование измерительного интервала осуществляется либо сразу же после поступления запускающего слова на компаратор 9, либо после истечения времени задержки, задаваемой счетчиком 14.

В первом случае с помощью переключателя 41 набирается число:

000...00. При нажатии кнопки 49 в триггер 48 заносится "0", счетчик

37 устанавливается в нулевое состоя.ние, а в счетчик 40 вводится число

99...99. Нулевым уровнем с выхода триггера 48 через элементы 39 и 42 запрещается работа делителя 13 и счетчика 14. Кроме того, так как в счетчик 40 занесено число 99...99, его выходной сигнал блокирует поступление через элемент И 42 тактовых импульсов на свой счетный вход и разрешает через элемент И 43 поступление тактовых импульсов на вход элемента И 39, на другой вход которого также поступает сигнал "1" с выхода элемента НЕ 38, поскольку на выходе счетчика 37 установлен сигнал

"0", который перебросится в противоположное значение только при заполнении счетчика 37 в состояние

11...11.

Когда поступает запускающее слово на компаратор 9, на выходе последнего появляется сигнал, обеспечивающий переключение триггера 48 в состояние "1". В этом случае обеспечива ются условия поступления тактовых импульсов на вход счетчика 37 и вход элемента И 15, обеспечивая занесение информации в регистры 4. При заполнении счетчика 37 до состояния

11...11 на его выходе устанавливается уровнеь "1", в результате чего через элемент НЕ 38 подается уровень 0" на вход элемента И 39, запрещая поступление тактовых импульсов на вход счетчика 37 и вход элемента И 15.

Таким образом завершается формование измерительного интервала времени. При этом в регистрах 4 будут занесены либо сигнатуры информационных последовательностей по каждому каналу (включая и запускаю" щее слово), либо сами последовательности в зависимости от положения переключателей Il.

1176333

В случае задержанного запуска на формирование измерительного интервала времени на переключате» ле 41 набирается количество тактов

l задержки. Например, если необходимо задержать запуск на !28 импульсов, то при нажатии кнопки 49 в счетчик 40 вводится число

99.. ° 999-128 = 99...871, так как счетчик 40 работает на досчет до числа 99...999.

B этом случае при поступлении запускающего слова (как и прежде триггер 48 устанавливается в. "1".

Но так как на счетчике 40 еще не достигнуто значение 99...999, на вход элемента И 42 не поступает сигнал запрета, а на вход элемента

И 39 не поступает сигнал разрешения работы двоичного счетчика 37.

Поэтому после запускающего слова качнет работать на досчет до числа

99...999 счетчик 40, а после его заполнения включается счетчик 37 ° обеспечивая формирование задержан- ного измерительного интервала времени.

Используя при повторных запусках наращивание времени задержки на величину емкости регистров 4 или изменяя каждый раз значение запускающего слова, можно обеспечить последовательный просмотр пакетов информации или производить .накопление сигнатур для длинных последовательностей.

Блок 16 выборки (фиг.3) предназначен для поочередного опроса разрядов регистров 4 и выдачи соответствующего логического сигнала на транзисторный ключ 70, управляющий напряжением синусоидальной формы, подаваемым на горизонтальные отклоняющие пластины электроннолучевой трубки индикатора 18.

Выборка осуществляется элементами И 50, управляемыми при помощи регистров 51 и 52 циклического сдвига » горизонтального (строк) и вертикального (столбцов). Регистры 51 и 52 управляются генератором

53 и выполнены так, что в каждом из них всегда циркулирует единица.

Таким образом, на одной из шин горизонтальной и вертикальной выборки всегда присутствует "1". Элемент И 50, находящийся в перекрестке

5 !

О

50 этих единиц, способен передавать информацию от выбранного разряда одного из регистров 4 по входу 54 через элемент И 55 на выход 56 блока

16 выборки.

Блок 17 преобразования информации (фиг.4) служит для преобразова» ния последовательной информации, пос. тупающей с блока 16, в вид, удобный для воспроизведения.на экране вто» рого индикатора 18. Работа блока 17 осуществляется под воздействием гене. ратора 57 синусоидального напряженияо

Сигнал прямоугольной формы, сформированный с помощью делителяформирователя 58 (деление осуществ» ляется на 2), поступает последовательно на первый 59 и второй 60 счетчики-делители на 16.Сигналы с выходов счетчиков 59 и 60 подаются на два цифроаналоговых преобразователя 61 .и 62, напряжение с которых через первый 63 и второй

64 усилители подключается к верти.кальным и горизонтальным отклоняющим пластинам электроннолучевой трубки индикатора 18.

Так как на входах усилителей 63 и 64 напряжение имеет ступенчатонарастающую форму, то на экране индикатора 18 образуется точечный растр. Цифры (нули и единицы) на экране электроннолучевой трубки образуются при помощи фигур Лиссажу из синусондального напряжения„ положен» ного на точечный растр. Напряжение на вертикальные пластины с генератора 57 подается через усилитель 63 путем суммирования на резисторах 65 и бб с выходным сигналом первого циф" роаналогового преобразователя 61.

На горизонтальные пластины поступают суммарное напряжение от второго цифроаналогового преобразователя

62 и сдвинутое по фазе на 90 о напряжение генератора 57. Суммирование напряжений на входе усилителя 64 осуществляется с помощью резисторов 67 и 68. Сдвиг синусоидального напряжения на 90О осуществляется конденсатором 69.

Синусоидальное напряжение на вход усилителя 64 поступает через транзисторный ключ 70, управляемый блоком 16. Если иэ блока !6 поступает сигнал, соответствующий "0", 11 76333 то транзистор 70 запирается и на индикатор 18 поступают оба синусоидальных напряжения, образуя цифру нуль. Если сигнал соответствует

u u

1, то транзистор 70 открыт и на горизонтальные пластины синусоидальное напряжение не поступает, а на. экране второго индикатора 18 образуется цифра один.

Для синхронной работы блока 16 и блока 17 управление работой регист ров 51 и 52 может осуществляться сигналом, поступающим с выхода делителя-формирователя 58.

Блок 24 управления регистром сдвига фиг.5) предназначен для возбуждения в регистре 7 сдвига псевдослучайных кодов.

Работа блока 24 осуществляется следующим образом.

По приходу сигнала начальной установки устройства по входу 33 происходит установка триггеров 72—

74 в единичное состояние. На выходе

34 устанавливается уровень "1", а на выходе 35 — уровень "0". При нажатии кнопки 75 триггер 72 сбрасывается и разрешает поступление со входа 31 сигналов от генератора 23 через элемент И 76 на выход 35.

Одновременно с этим на З -вход триггера 73 выставляется "0" с прямого выхода триггера 72. После прихода первого положительного перепада сигнала от генератора 23 по входу 31 триггер 73 сбросится и на Э -входе триггера 74 установится уровень "0". После прихода второго положительного перепада от генератора 23 сбросится триггер 74, после чего на выходе 34 установится уровень "О". Из сказанного следует, что уровень "1" находился на выходе 34 блока 24 (первый такт после момента запуска) и сбросился по переднему фронту импульса от генератора 23 во втором такте. Указанная работа блока 24 обеспечит поступление "1" в сумматор 6 по модулю два в течение первого такта, что возбудит в регистре 7 генерацию псевдослучай- ных кодов. Во время генерации с выхо" да 34.снимается "0". По окончании интервала времени записи информации в регистры 4 с выхода 47 на вход 32 блока 24 поступит положительный перепад, который переведет триггер

I5

72 в состояние ".1". В этом случае уровень "0" запретит прохождение синхроимпульсов от генератора 23 на выход 35 блока 24 через элемент

И 76. Этот момент времени соответствует концу генерации псевдослучай. ных кодов в регистре 7 сдвига.

Устройство для контроля многовыходных цифровых узлов работает в следующих режимах: установление факта наличия неисправности; анализ логических состояний; исследование объекта с использованием внутреннего генератора псевдослучайных чисел1 режим самоконтроля.

Информационные входы 25 каналов устройства подключаются к соответствующим контрольным точкам исследуемого многовыходного цифрового узла, вход 26 подключается к выходу сигналов синхронизации контролируемого узла. Входные компараторы 2 и 1 обеспечивают формирование нормированных импульсов из входных последовательностей и подачу их на входы сумматоров 3, регистров 4 через переключатели и на входы компаратора 9 кодов. Начальная установка регистров 4 и 7, а также блока 24 осуществляется по сигналу, поступающему на вход

27. Режимы работы устройства определяются переключателями 11 и 22. ,В режима- установления факта наличия неисправности переключатели ll устанавливаются в верхнее положение. Переключатель 22 находится в верхнем положении. В этом случае сумматоры 3 и регистры 4 образуют группу генераторов псевдослучайных последовательностей по числу анализируемых каналов. Вход сумматора 6 соединен с выходом блока 5, синхронизация устройства осуществляется от внешних синхроимпульсов, поступающих по входу 26, вход 36 синхронизации регистра 7 соединен с входами синхронизации регистров 4.

Входные двоичные последовательности от контрольных точек исследуемого цифрового узла поступают на входы входных компараторов 2. С помощью потенциометра 19 разделяется уровень входных сигналов в соответствии с тем типом логических микросхем, которые используются в контролируемом узле. Нормированные по выходным

1176333

10 уровням двоичные последовательности с выходов входных коМпараторов 2 поступают на первые информационные входы сумматоров 3 и компаратора 9 кодов . Сумматоры 3 и регистры 4 с обратными связями через сумматоры 3 образуют группу генераторов псевдослучайной последовательности по числу контролируемых каналов. С помощью генераторов псевдослучайной по" следовательности обеспечивается сжатие исследуемых последовательностей и формирование сигнатур, характеризующих работу контролируемого узла по двоичным последовательностям в каждой точке. Дальнейшее сжатие информации для вычисления контрольной сигнатуры для всех двоичных последовательностей каналов устройства обеспечивается с помощью блока 5, сумматора 6 и регистра 7 с цепями обратных связей через сумматор 6.

Регистр 7 и сумматор 6 организуют генератор псевдослучайной последовательности для формирования общей сигнатуры исследуемых двоичных наборов по всем каналам. Полученная сигнатура высвечивается с помощью индикатора 8 и сравнивается с эталонным значением, зафиксированным в технической дбкументации на контролиууемое изделие. Зталонные значения сигнатур, измеренные на заведомо исправном образце контролируемого узла или вычисление на математической модели, могут быть записаны на логической схеме контролируемого узла или представлены в виде карты проверки. Сравнение сигнатур может производиться "вручную" техническим персоналом, производящим контроль исследуемых дзоичных последовательностей, или эталонная сигнатура может быть распаяна на контролируемом блоке и тогда результатом сравнения явится единственный сигнал

"Годен- не годен". Контролируемый цифровой узел признается исправным в случае совпадения значений измеренной и эталонной сигнатур. В противном случае осуществляется поиск места неисправности по содержимому регистров 4 сдвига, установленных в каждом канале. Определение номера канала, содержащего неисправность, осуществляется по результатам сравИ 15 для прохождения тактовых имнения сигнатур, сформированных с по.

Мощью генераторов псевдослучайной последовательности, образованных регистрами 4 и .сумматорами 3, с эталонными сигнатурами для каждого канала. Высвечивание сигнатур для каждого канала осуществляется с помощью индикатора 18, входы которого

10 через блоки 17 и 16 подключаются к выходам регистров 4, установленных в каждом канале. В качестве индикатора

18 может быть применен электроннолучевой индикатор, как принято в

15 логических анализаторах. В этом слу" чае на экране электроннолучевой трубки будут воспроизведены в двоичном коде одновременно сигнатуры по всем каналам.

20 Запуск генераторов псевдослучайной последовательности в предлагаемом устройстве предусматривается по контрольному коду, характеризующему начальное состояние контролируемого цифрового узла. Контрольный код запуска устройства устанавливается с помощью переключателей 10. Момент .совпадения запускающего слова, поступающего с выходов входных компарато30 ров 2, с контрольным кодом определяется с помощью компаратора 9 кодов.

Запускающее слово - это комбинация нулей и единиц, установленных с помощью переключателей 10. При приходе запускающего слова компаратор 9 выдает сигнал на блок 12 запуска, который включает делитель 13 и счетчик 14. Делитель 13, коэффициент деления которого выбирается в зависи40 мости от числа разрядов регистров 4, используется для определения циклов заполнения регистров 4. В предлагаемом устройстве в качестве блока 12 запуска может быть использован

4g триггер 48 с начальной установкой в состояние 0 (фиг,2). Выходной сигнал блока 12 запрещает работу счетчика 14 цифровой задержки и через делитель 13 не разрешает

S0 поступление тактовых импульсов с вхо да 26 через элемент И 15 на вход

36 регистров 4 и 7. При срабатывании компаратора 9 его выходной сигнал перебрасывает триггер 48 в у противоположное состояние, разрешая работу делителя 13 и счетчика 14, и через делитель 13 открывает элемент!

176333

12 пульсов на входы 36 синхронизации регистров 4 и 7. При выключенной цифровой задержке делитель 13 сразу же включается по моменту срабатывания блока 12,обеспечивая деление тактовых импульсов на число, кратное количеству разрядов регистра 4 и 7. Когда. делитель 13 заполнится, он выдает: сигнал запрета на элемент И 15, прек- !О ращая поступление тактовых импульсов на регистры 4 и 7.

При включении цифровой задержки работа происходит следующим образом.

После прихода запускающего слова с !5 компаратора 9 поступает разрешение на счетчик 14. При этом запрещается ра-. бота делителя 13 и на элемент И 15 выдается сигнал запрета. После заполнения счетчика 14 вырабатывается 20 сигнал, разрешающий работу делителя 13, и снимается сигнал запрета с элемента И 15, завершая формирование сигнатур на регистрах 4 и 7. В этом случае в регистры 4 и 7 поступят 2 данные, отстоящие от момента запуска на число тактовых импульсов, определяемых цифровой задержкой.

После определения номера канала с неисправностями по результатам 30 сравнения с эталонными сигнатурами каналов уточнение места ошибки во времени в двоичной последовательности входных сигналов осуществляется в режиме анализа логических состояний. В этом случае переключатели ll устанавливаются в нижнее положение, разрывая цепи обратных связей генераторов псевдослучайных последовательностей, и регистры 4 используются в качестве элементов памяти с последовательным продвижением информации без сжатия, т.е. устройство используется как обычный логический анализатор. В режиме анализа логических 4 состояний контролируемые последова-, тельности через входные компараторы 2 .поступают на входы регистров 4, выполняющих роль элементов памяти каналов, и на входы компаратора 9. Зад поминание входных последовательностей в каждом канале осуществляется регистрами 4 каналов при наличии тактовых импульсов на входах 36, поступающих через элемент И 15 с входа 26„ Выбор участка контролируемых последовательностей для детального анализа осуществляется путем задания запускающего слова на переключателях !О, а также значения цифровой задержки на счетчике 14. В режиме анализа логических состояний работа блока 17 осуществляется, как и для режима установления факта наличия неисправности.

Выходная информация, представленная на экране индикатора 18 в виде "О"

11 1! и 1, сравнивается с таблицей истин. ности для эталонной последовательности контролируемого узла.

Режим исследования объекта с помощью внутреннего генератора псевдослучайных последовательностей может быть использован как.при сня" тии сигнатур с объекта диагностики так и при фиксировании camsx ответных реакций. В данном режиме переключатель 22 должен находиться. в нижнем положении. При этом вход сумматора 6 сказывается соединенным с выходом 34 блока 24, синхронизация устройства будет осуществляться от генератора 23, вход 36 синхронизации регистра 7 окажется соединенным с выходом 35 блока 24.

При нажатии кнопки 75 на вход

36 синхронизации регистра 7 начнут поступать с генератора 23 через блок 24 импульсы синхронизации.

С выхода 34 блока 24 в первом такте после подачи сигнала запуска с кнопки 75 va вход сумматора 6 поступит "l", которая запишется в пер» вый разряд регистра 7. Во втором и последующем тактах на входе сумматора 6 будет установлен уровень

"О" с выхода 34 блока 24. Запущенная в регистр 7 единица обеспе» чит за счет обратных связей регистра 7 с сумматором 6 генераци!о псев" дослучайных последовательностей в регистре 7. Выходы параллельного кода регистра ? поступают на выходные усилители 21, где усиливаются, и с выходов 29 поступают в контролируемый цифровой узел. Выход генератора 23 через переключатель 22 поступает на вход выходного усилите - ля 20, выход которого подается на контролируемый цифровой узел в качестве внешней синхронизации.

Анализ отве-.ных реакций исследуемого узла будет фиксироваться на регистрах 4. Если в этом режиме переключатель 11 будет находиться в

f176333

1 4 верхнем положении, то на регистрах 4 будут сформированы сигнатуры ответных реакций, если в нижнемсами ответные реакции. 5

Запуск регистров 4 осуществляется по контрольному коду (как и в двух указанных выше режимах).

По окончании записи информации в регистры 4 с выхода 47 делителя 13 10 на вход 32 блока,24 поступит сигнал окончания генерации, который запретит поступление синхроимпульсов с выхода

35 блока 24 через переключатель 22 на вход 36 синхронизации регистра 7. 15

Это запретит генерацию псевдослучайиьи последовательностей в регистре 7. На индикаторе 8 будет индицироваться код информации регистра 7, соответствующий моменту окон- 20 чания записи в .регистры 4. Сравнивая этот остаточный код с кодом, подученным в. результате контроля заведомо исправного узла можно сделать следующие выводы. Если коды совпали, то можно сказать что запуск и останов устройства для контроля многовыходных цифровых узлов произошли в нужные моменты времени. О правильнос. ти работы исследуемого узла можно N судить по результатам сравнения, сигнатур каналов устройства контроля с эталонными. Если же остаточный код регистра 7 не совпал с контрольным, можно с уверенностью ска- 35 зать, что неисправен либо контролируемый узел, либо само устройство для контроля. Сигнатуры каналов в данном случае не будут совпадать с эталонными. 40

Если данная ситуация ставит под сомнение правильность работы устройстьа контроля, необходимо осуществить его самоконтроль. Переход в этот режим аналогичен переходу в 45 режим исследования объекта с помощью внутреннего генератора псевдослучайных последовательностей. Отличие состоит в том» что выходы 29 псев» дослучайных последовательностей сое- 50 диняются с соответствующими входами 25 информации устройства. В этом режиме удобнее производить контроль устройства по сигйатурам в регист-. рах 4 и остаточному коду регистра 7.

Запуск устройства происходит аналогично режиму исследования объекта с помощью псевдослучайных кодов. Срав. нение сигнатур каналов и остаточного кода с эталонными значениями, записанными в техническом описании устройства, позволяет установить исправно ли устройство для контроля многовыходных цифровых узлов.

Таким образом, убедившись в исправности устройства для контроля многовыходных цифровых узлов в режиме самоконтроля, контроль временных диаграмм и поиск неисправностей в контролируемых цифровых узлах представляется следующей последовательностью действий.

1. При работе внешнего генератора тестов 3 а) установление факта наличия неисправности в контролируемом узле с помощью блока 5 свертки по модулю два, генератора всевдослучайных кодов и индикатора 8» б) обнаружение места неисправности в канале (номер канала с помощью параллельно работающих генераторов псевдослучайных кодов и индикатора

18 в) обнаружение места неисправности во времени путем использования режима анализа логических состояний.

Н. При работе от внутреннего генератора псевдослучайных -последовательностей. Контроль производится аналогично п.1 за исключением пункта а, который может быть произведен частично по остаточному коду в регистре 7 сдвига с помощью индикатора 8. !

Таким образом, предлагаемое устройство обеспечивает расширение класса решаемых задач за счет возможности контроля цифровых узлов, не имеющих собственных генераторов.

Кроме того, устройство предоставляет возможность контроля путем подачи псевдослучайных последовательностей на контролируемое устройство, а так« же возможность самоконтроля тестерного оборудования.

1176333

117б333

117б333

1176333

Составитель В.Вертлиб

Техред З.Палий Корректор А. Обручар

Редактор Ю.Ковач

Филиал П1Ш "Патент", r. Ужгород, ул. Проектная, 4

Заказ 5363/49 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д. 4/5