Устройство для ввода-вывода информации

Устройство для ввода-вывода информации

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВВОДАЫЯВОДА ИНФОРМАЦИИ, содержащее перэый и второй блоки усиления, коммутатор, регистр, блок регистров, первый и второй блоки прерьшаний, дешифратор, блок управления, селектор иблок обмена, входы-вЬкоды группы первого и второго блоков усиления являются соответственно входами-выходами первой и второй групп устройства, первые вход и выход первого блока усиления соединены соответственно с первыми выходом и входом первого блока пре (шваний, вторые вход и выход первого блока усиления соединены с первым выходом и первым входом блока обмена , .второй выход которого соединен с первым входом коммутатора, второй вход которого соединен с первым вьЬсодом второго блока усиления второй выход которого соединен с вторым входом второго блока прерываний-и первым входом блока регистров, первый выход которого соединен с перт вым входом второго блока прерываний , первый выход которого соединен с четвертым входом коммутатора, третий вход которого соединен с вторым выходом блока регистров, второй вход которого соединен с выходом дешифратора и первым входом второго блока усиления, первый выход селектора соединен с вторым входом блока обмена , отл.и чающееся тем, что, с целью повьш1ения быстродействия устройства, в него введен блок постоянной памяти, выход которого является первым выходом устройства, третьи входы блока постоянной памяти и первого блока прерываний являются первым входом устройства, второй выход второго блока прерываний соединен с вторым входом блока постоянной памяти, первый вход которого соединен с вторым выходом первого блока прерываний, второй вход которого сое (Л динен с шестым входом коммутатора, первым входом блока управления и является вторым входом устройства, третий выход первого блока усиления соединен с пятым входом коммутатора, выход которого соединен с входом регистра, выход которого является вторым выходом устройства, седьмой вход коммутатора соединен с вторым 00 выходом блока управления, третий 4 выход которого соединен с третьим входом блока регистров, четвертый вход которого является третьим входом устройства, пятый вход блока регистров соединен с вторым входом дешифратора, входом селектора, третьими входами блока управления и первого блока усиления и является четвертым входом устройства, второй выход селектора соединен с пятым входом блока управления, четвертый выход которого соединен с первым входом селектора, третий вход блока

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51>4 С 06 F 13 00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ð ó ó.ëñ a q (21) 3684550/24-24 ,(22) 30.12.83 (46) 30.08.85. Бюл. 9 32 (72) В.А. Иванов, А.Т. Ливенцев, А.А. Черевко, И.А. Грабарь, В.В. Иванов и В.С. Корешников (53) 681.327,2 (088.8) (56 ) Авторское свидетельство СССР

Ó 794631, кл. G 06 F 3/04, 1980.

Авторское свидетельство СССР

У 822166, кл. G 06 F 3/04, 1980. (54)(57) УСТРОЙСТВО ДЛЯ ВВОДАВЫВОДА ИНФОРИЩИИ, содержащее первый и второй блоки усиления, коммутатор, регистр, блок регистров, первый и второй блоки прерываний, дешифратор, блок управления, селектор и- блок обмена, входы-вйходы группы первого и второго блоков усиления являются соответственно входами-выходами первой и второй групп устройства, первые вход и выход первого блока усиления соединены соответственно с первыми выходом и входом первого блока прерываний, вторые вход и выход первого блока усиления соединены с первым выходом и.первым входом блока обмена,. второй выход которого соединен с первым входом коммутатора, второй вход .которого соединен с первым выходом второго блока усиления, второй выход которого соединен с вторым входом второго блока прерываний.и первым входом блока регистров, первый выход которого соединен с пер-. вым входом второго блока прерываний, первый выход которого соединен с четвертым входом коммутатора, третий вход которого соединен с вторым выходом блока регистров, второй вход

„„SU „„) 176340 А которого соединен с выхолом лешифратора и первым входом второго блока усиления, первый выход селектора соединен с вторым входом блока обмена, о т л .и ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства, в него введен блок постоянной памяти, выход которого является первым выходом устройства, третьи входы блока постоянной памяти и первого блока прерываний являются первым входом устройства, второй выход второг блока прерываний соединен с вторым входом блока постоянной памяти, первый вход которого соединен с вторым выходом первого блока прерываний, второй вход которого сое. динен с шестым входом коммутатора, первым входом блока управления и С является вторым входом устройства, третий выход первого блока усиления соединен с пятым входом коммутатора, выход которого соединен с входом IwaL регистра, выход которого является ц вторым выходом устройства, седьмой вход коммутатора соединен с вторым выходом блока управления, третий выход которого соединен с третьим входом блока регистров, четвертый АР вход которого является третьим входом устройства, пятый вход блока регистров соединен с вторым входом дешифратора, входом селектора, третьими входами блока управления и первого блока усиления и является четвертым входом устройства, второй выход селектора соединен с пятым входом блока управления, четвертый выход которого соединен с первым . входом селектора, третий вход блока

1176340 обмена соединен с четвертым входом блока управления.и является пятым входом устройства, четвертый вход первого блока усиления, второй вход блока управления и третий вход вто1

Изобретение относится к вычислительной технике и может быть использовано для построения систем ввода-вывода периферийных процессоров, ЭВМ и управлякщих вычислительных комплексов на их базе,,использующих интерфейс."Общая шина" и содержащих периферийные устройства (ПУ) интерфейса с радиальными связями для сигналов выборки и призна- 1О ков готовности.

Цель изобретения — повышение быстродействия устройства.

На чертеже представлено устройство для ввода информации. 15

Устройство содержит дешифратор

1, блок 2 обмена, первый блок 3 прерываний, первый и второй блоки

4 и 5 усиления, регистр 6, коммутатор 7, селектор 8, блок 9 управле-. 2О ния, блок 10 регистров, второй блок .11 прерываний, блок 12 постоянной памяти, первый вход 13, первую и вто рую группы 14 и 15 входов-выходов первый выход 16, второй, третий, 25 четвертый и пятый входы 17-20, второй выход 21.

Устройство для управления вводом-выводом работает следующим образом. 30

Устройство осуществляет обмен данныйи между процессором и ПУ, подключенными к первому или второму интерфейсу в режиме опроса готовности и в режиме .прерываний.

Первый интерфейс представляет собой унифицированную систему магистральных связей между процессором, оперативной памятью и ПУ. Вто" рой интерфейс представляет .собой 4О унифицированную систему магистральных шин данных и управляющих сигналов,. " также радиальных шин сигналов вы орки и готовности. Каждому

ПУ подключенному ко второму интеррого блока усиления соединены счетвертым входом блока регистров,вто рой вход второго блока усиления соединен с первым выходом блока управления.

2 грейсу, соответствуют два адреса на ходной адресной шине 19: адрес ре."истра команд и состояний и адрес регистра данных.

В зависимости от адреса, поступаю. щего по адресной шине на четвертый вход устройства 19 и на селектор 8, последний разрешает работу блока 2 обмена, управлякицего обменом информацией по первому интерфейсу, либо блока 9 выдачи управляющих сигналов, управляющего обменом информацией со второй группой ПУ.

В режиме опроса готовности первой группы ПУ устройство работает следующим образом

Перед обменом информацией с ПУ осуществляется опрос готовности этого устройства путем чтения и анализа содержимого его регистров состояния. С этой целью процессор выдает адрес регистра состояния ввода или вывода устройства на вход 19 и признак операции "Чтение" на вход

20. Селектор 8 определяет принадлежность адреса к диапазону адресов первого интерфейса и запускает в работу блок 2 обмена, который управляет обменом информацией по первому интерфейсу, обеспечивая в данном случае чтение выбранного регистра состояния со входов-выходов 14 через первый блок 4 усиления, коммутатор

7, регистр 6, выход 21 на вход процессора. Если разряд готовности будет в "1", процессор переходит к выполнению операции обмена информацией с соответствующим устройством первого интерфейса, если же разряд готовности будет в "0", процессор периодически повторяет операцию чтения регистра состояний этого ПУ до получения "1" в разряде готовнос-. ти.

176340 4

При выдаче информации процессор устанавливает адрес регистра данных вывода на вход 19 и признак one" рации "Запись" или "Запись байта" на вход 20. Селектор 8 запускает блок

2 обмена, который обеспечивает выдачу адреса с входа 19, данных с входа 18 и кода операции через первый блок 4 усиления, вход-выход 14 на вход ПУ и запись информации в адре" суемый регистр данных.

В режиме прерываний от первой группы ПУ устройство функционирует следующим образом.

В режиме прерываний от первой группы ПУ устройство функционирует следующим образом, В регистры состояний первой группы ПУ, которым разрешается работать в режиме прерываний, записываются .

"1" в разряды разрешения прерываний через первый блок 4 усиления с определенного разряда входа 18. Запросы на прерывание от ПУ первого интерфейса поступают через первый блок 4 усиления на первый вход первого блока 3 прерываний, который выделяет самый приоритетный запрос на прерывание, сравнивает его с приоритетом выполняющейся программы, поступающим на вход блока 3 с входа 13, и, если приоритет поступившего запроса выше, при появлении разрешающего сигнала на своем втором входе выдает сигнал на прерывание в блок 12 постоянной памяти, При нулевом значении сигнала на втором или третьем входах блока 12 последний разрешает прохождение запроса на прерывание от первой группы ПУ, формируя на выходе 16 код 10. Получив этот код, процессор переходит к обработке прерывания от первого интерфейса, в процессе которого принимает вектор прерывания ПУ, поступающий с входавыхода 14 через первый блок 4 усиления, коммутатор 7, регистр 6, выходную ин. формационную шину 21. Передачей в

40

3 1

При вводе информации процессор вьщает адрес регистра данных ввода устройства на вход 19 и признак операции "Чтение" на вход 20. Селектор

8 запускает блок 2 обмена, который обеспечивает чтение регистра данных

ПУ со входов-выходов 14 через первый блок 4 усиления, коммутатор 7, ре-. гистр 6, выход 21 на вход прсщессора.

30 процессор вектора прерывания закаччивается процедура прерывания, Затем йроцессор переходит к выполнению программы обслуживания прерывания, в процессе которого осуществляет обмен очередным символом с ПУ, как описано выше.

В режиме обмена по опросу готовности второй группы ПУ устройство ра ботает следующим образом.

Перед обменом информацией с ПУ второго интерфейса осуществляется опрос готовности этого устройства с помощью команд чтения соответствую. щего регистра в блоке 10 регистров.

С этой целью процессор устанавливает

1 адрес регистра команд и состояний требуемого устройства на вход 19 и признак операции "Чтение" на вход

20. Младшие разряды адреса с входа

19 поступают на пятый вход блока 10 определяя выбор адресуемого регистра команд и состояний. Одновременно селектор 8 определяет принадлежность адреса диапазону адресов ПУ второго интерфейса и через свой второй выход запускает в работу блок 9 управления, который обеспечивает чтение выбранного регистра команд и состояний блока 10 в процессор через коммута тор 7, регистр 6 и выход 21, причем состояние разряда, соответствующего готовности устройства, считывается непосредственно с радиальной шины готовности. адресуемого устройства.

Если разряд готовности будет в "1", процессор переходит к выполнению операции обмена информацией с соответствующим устройством второго интер-. фейса, если же разряд Готовности будет в "0", то процессор периодически повторяет операцию чтения этого регистра команд н состояний до получения "1" в разряде готовности. При чтении регистров команд и состояний никакие управляющие сигналы во второй интерфеис не выдаются.

При выводе информации адрес устройства, подключенного к второму интерфейсу, поступает на селектор 8 и дешифратор l свхода 19,данные- свхода 18,ипризнак операциизаписи - иа четвертый вход блока 9 с входа 20.

На третий вход блока 9 с входа 19 поступает младший разряд адреса в качестве признака работы с регистром данных или регистром команд и состояний ПУ. Данные с входа 18

l 176340.5

По командам или микрокомандам от процессора в регистры команд и состояний, относящиеся к ПУ, функцио нирующих в режиме прерываний, записываются "1" в разряды разрешения прерываний. Выходы разрядов разрешения прерываний с первого выхода блока 10 поступают во второй блок

11 прерываний, где разрешают выдачу сигналов готовности от соответствую. щих ПУ. Из всех одновременно поступивших от ПУ сигналов готовности второй блок 11 прерываний выделяет наиболее приоритетный сигнал с учетом наличия разрешения на прерывание для каждого из устройств второго интерфейса. Выделенный сигнал поступает в блок 12 постоянной памяти, а также преобразуется в блоке

11 в вектор прерывания данного устройства, который поступает с блока 11 через коммутатор 7, регистр

6, выход 21 в процессор. Пересылка вект ора прерывания ПУ второго интер. фейса через коммутатор 7 осуществ ляется под воздействием управляющегс сигнала процессора на входе 17

55 через второй блок 5 усиления поступают на линии. данных второго интерфейса. Дешифратор 1 выдает во второй, интерфейс сигнал выборки адресуемого устройства. По коду операции и сос-. тоянию младшего разряда адреса блок

9 формирует последовательность сигналов, которые записывают в устройство, для которого имеется сигнал выборки, данные, лоступившие от процессора, а также выполняют в устройстве другие действия, предусмотренные алгоритмами второго интерфейса и адресуемого устройства.

Ввод информации от второй группы

ПУ отличается от вывода информации на устройство тем, что на блок 9 с входа 20 поступает признак операции чтения, по которому блок 9 управления формирует с учетом состояния младшего разряда адреса сигналы, по которым информация от устройства, для которого имеется сигнал выборки, по линиям данных через второй блок 5 усиления, коммутатор 7, регистр 6 и выход 21 поступает в процессор.

В режиме прерываний от второй группы ПУ устройство работает следующим образом, устройства, который вырабатывается в случае, когда блок 12 постоянной памяти разрешает прохождение запро са на прерывание от второго интерфейса, формируя на выходе 16 код

01, в результате чего процессор пере ходит к обработке прерывания от второго интерфейса. Передачей в процессор вектора прерывания заканчивается процедура прерывания и процессор переходит к выполнению программы обслуживания данного прерывания, осуществляя ввод или вывод информации, аналогично случаю, рассмотренному выше для ПУ второго интерфейса.

Выработка управляющих сигналов в блоке 9 для управления обменом данными между процессором и второй группой ПУ может осуществляться как программно с третьего входа !8 устройства, так и микропрограммно с второго входа 17 устройства. Таким образом, в режиме опроса готовности и в режиме прерываний при обмене данными между процессором и второй группой ПУ первый интерфейс не занят циклами обмена с ПУ второго интерфейса, что позволяет увеличить пропускную способность устройства и быстродействие обмена. Устройство обеспечивает возможность процессору выполнять обмен информацией с ПУ второго интерфейса аналогично обмену с ПУ, подключенными и первому интерфейсу. В том и другом случаях обмен информацией может выполняться в режимах опроса готовности и прерывания.

Введение новых элементов и связей позволяет увеличить быстродействие и расширить функциональные воэможности устройства. Повьппение быстродействия достигается за счет сокращения времени цикла обмена благодаря непосредственному подключению второго интерфейса к процессору, а также воэможности микропрограммного управления вводом-выводом.

Непосредственное подключение второго интерфейса к процессору позволяет в два раза повысить максимально возможное быстродействие устройства. Воэможность микропрограм. много управления вводом-выводом цает 10-кратное увеличение быстроцействия устройства.

1176340 га 7 Ю д

Составитель В. Верховский

Редактор И. Ковальчук Техред З.Палий Корректор Л,Бескид

Заказ 5363/49 Тираж 710 Подписное

BHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Предложенное изобретение позволяет также расширить функциональные возможности устройства за счет микропрограммной реализации управления вводом-выводом, позволяющей выпол-! нять весь набор функций управления, предусмотренных алгоритмом работы. второго интерфейса, а также за счет . программного изменения приоритета запросов на прерывание ПУ одного интерфейса по отношению к другому.

Кроме того обеспечивается управление вводом-выводом второй группы ПУ не только в системе команд ЗВМ СМЗ, СМ4, но и в системе команд ЗВМ СМ1, СМ2,