Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

БУФЕРНОЕ ЗАПОМИНАЩЕЕ УСТРОЙСТВО , содержащее блок памяти, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, адресные входы первой и второй группы блока памяти соединены соответственно с выходами счетчика адреса записи и счетчика адреса чтения, первый вход управления блока памяти подключен к счетному входу счетчика адреса записи, входу прямого счета реверсивного счетчика и является первым входом управления устройства, второй вход управления блока памяти соединен с счетным входом счетчика адреса чтения и входом обратного счета реверсивного счетчика, выходь которого подключе1а1 к входам первого злемента ИЛИ, а вход начальной установки соединен с соответствующими входами счетчика адреса записи, счетчика адреса чтения и является входом начальной установки устройства, о т л и чающее с.я тем, что, с целью расширения области применения устройства путем обеспечения работы в режиме с предварительным накоплением блока Данных, в него введены первый и второй коммутаторы, второй злемент ИЛИ, триггер и элемент И,-причем соответствующие входы первого коммутатора подключены к выходам счетчика адреса чтения и выходу первого злемента ИЛИ, а выход первого коммутатора соединен с R-входом триггера, Б-ВХОД которого является вторым вхо (Л дом управления устройства, вход наС чальной установки соединен с соответствующим входом устройства, а выход подключен к первому входу злемента И и является вторым выходом управления устройства, второй вход элемента И является третьим входом управлений устройства, а выход соединен со вторым входом управления блока памяти, входы второго коммутатора подключены к выходам реверсивного счетчика, а выходы соединены с входами второго злемента ИЛИ, выход которого является первым выходом управления устройства .

СОЮЗ GOBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (! 1) (51)4 С 11 С 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

lf

ВСЕ () ) птах%

Т),.п, В q

855JfeeTF iA

К ABTOPCHOMV СВИДЕЧ- ЕЛЬСТВУ (21) 3603464/24 (22) 10.06.83 (46) 30.08.85. Бюл. У 32 (72) В.С.Лупиков, Б.С.Маслеников и С.О.Спиваков (53) 681.327.6(088.8) (56) Авторское свидетельство СССР

Ф 822293, кл. G 11 С 17/00, 1981.

Авторское свидетельство СССР

В 809358, кл. G 11 С 9/00, 1979. (54)(57) БУФЕРНОЕ ЗАПОМИНИОЩЕЕ УСТРОЙСТВО, содержащее блок памяти, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, адресные входы первой и второй группы блока памяти соединены соответственно с выходами счетчика адреса записи и счетчика адреса чтения, первый вход управления блока памяти подключен к счетному входу счетчика адреса записи, входу прямого счета реверсивного счетчика и является первым входом управления устройства, второй вход управления блока памяти соединен с счетным входом счетчика адреса чтения и входом обратного счета реверсивного счетчика, выходы которого подключены к входам первого элемента ИЛИ, а вход начальной установки соединен с соответствующими входами счетчика адреса записи, счетчика адреса чтения и является входом начальной установки устройства, о т л и— ч а ю щ е е с.я тем, что, с целью расширения области применения устройства путем обеспечения работы в режиме с предварительным накоплением блока данных, в него введены первый и второй коммутаторы, втоРой элемент ИЛИ, триггер и элемент И,.причем соответствующие входы первого коммутатора подключены к выходам счетчика адреса чтения и выходу первого элемента ИЛИ а выход первого коммутато"

У

И ра соединен с R-входом триггера, Щ

5-вход которого является вторым входом управления устройства, вход начальной установки соединен с соответ- С" ствукнцим входом устройства, а выход подключен к первому входу элемента И Я и является вторым выходом управления устройства, второй вход элемента И является третьим входом управления устройства, а выход соединен со вторым входом управления блока ыамяти, входы второго коммутатора подключены к выходам реверсивного счетчика, а выходы соединены с входами второго элемента ИЛИ, выход которого являет- ся первым выходом управления устройства.

1 117638

Изобретение отг1осится к запоминающим устройствам и может быть использовано в качестве буферного запоминающего устройства систем обработки информации. 5

Цель изобретения — расширение области применения устройства путем обеспечения работы в режиме обмена с предварительным накоплением блока цанных. 1О

На чертеже представлена схема буферного запоминающего устройства.

Устройство содержит блок 1 памя-" ти с информационными входами 2 и выходами 3, счетчик 4 адреса записи, 15 счетчик 5 адреса чтения, реверсивный счетчик 6, первый вход 7 управления, первый элемент ИЛИ 8, первый коммутатор 9, второй коммутатор 10, второй элемент ИЛИ 11, триггер 12, эле- 20 мент И 13, второй 14 и первый 15 выходы управления, второй 16 и третий

17 входы управления, группу элементов И-ИЛИ 18, накопитель 19, вход 20 начальной установки. 25 !

Перед началом работы сигналом по входу 20 начальной установки счетчик

4 адреса записи, счетчик 5 адреса чтения, реверсивный счетчик 6 и триггер 12 устанавливаются в нулевые состояния. Для организации обмена информацией между источником и приемником в режиме с предварительньгм накоплением блока данных коммутаторы 9 и

10 устанавливаются в положения, соот-35 ветствующие требуемой величине блока обмена, а именно . при блоке обмена к равном 2 единиц информации (где К =

=1 ... й., h разрядность счетчиков

4 — 6), коммутатор 9 устанавливается в 40 положение, при котором к R -входу триггера 12 подключается выход К-разряда счетчика 5 адреса чтения, а коммутатор 10 при этом устанавливается в положение, при котором на входы 45 элемента ИЛИ 11 подключаются выходы

К, К + 1, ..., Il--разрядов реверсивного счетчика 6. При выполнении операции записи на информационные входы 2 устройства подается информация, подлежа-50 щая записи, в сопровождении импульса записи на первом входе управления 7 устройства. Сигнал на первом входе управления 7 устройства, воздействуя на первые входы элементов И-ИЛИ 18 и вход управления накопителя 19, обесР печивает подключение к адресным . входам накопителя 19 выходных сигна2 2 лов счетчика 4 адреса записи и запись по этому адресу данных с входных информационных шин 2 устройства.

По заднему фронту сигнала на первом входе 7 управления устройства производится модификация содержимого сче чика 4 адреса записи и реверсивного счетчика 6, т.е. к их содержимому добавляется единица.. Запись последующих информационных посылок осуществляется аналогично. По накоплению в буферном запоминающем устройстве требуемого блока обмена на выходе элемента ИЛИ 11, т.е. на первом выхо/ де управления 15 устройства появляет- ся высокий уровень сигнала, свидетельствующий о том, что устройство готово к выполнению операции чтения данных.

При необходимости получения блока данных, приемник информации посыпает сигнал на второй вход 16 управления устройства, который устанавливает триггер 12 в единичное состояние. При этом на втором выходе 14 управления устройства появляется высокий уровень сигнала, свидетельствующий о том, что устройство выполняет операцию чтения блока данных. Следует отметить, что в это время устройство способно удовлетворять и запросы на загись данных.. При выполнении операции чтения блока данных, т.е. после того как триггер 12 устанавливается в единичное состояние, он разрешает прохождение на выход элемента И 13 сигналов с третьего входа 17 управления устройства, частота которых определяется требуемой скоростью чтения данных. Каждый сигнал на вьгходе элемента И 13, воздействуя на вторые входы элементов И-ИЛИ 18, обеспечивает подключение к адресным входам накопителя 19 выходных сигналов счетчика 5 адреса чФения. Осуществляется чтение данных из накопителя 19 по адресу, сформированному счетчиком 5 адреса чтения на выходные информационные шины 3 устройства. Задним фронтом сигнала на выходе элемента И 13 осуществляется модификация содержимого счетчика 5 адреса чтения (добавляется единица) и реверсивного счетчика 6 (вычитается единица). Операция чтения данных повторяется до тех пор, пока на сосчитается весь блок данных т.е, К

° °

2 единиц информации, ггосле чего задним фронтом сигнала и,. Р-входе триг—

3 1176382 4 гера 12 последний устанавливается в режимы обмена данными между источнинулевое состояние. При этом на втором ком и приемником информации. Так натановке коммутатора 9 выходе 14 управления устройства появ- пример, при установке к р ляется низкий уровень сигнала, свиде- в положение, при котором К -вход т ь ", т игге а 12 подключается к выходу тельствующий î том, что блок данных 5 тригг р был выдан приемнику информации. Сле- элемента ИЛ, У Р та ИЛИ 8 устройство также îсудует отметить, что для нормальной ра- ществляет о твляет обмен блоками данных. Одботы устройства сигналы записи на нако объем блоков б .ем блоков информации не попервом входе 7 УпРавления устройства стоянньпт, как в первом случае, так и сигналы на третьем входе 17 управ- 1п как считывание данных начинается при ления устройства должны быть разне- накоплении 2 единиц ин ормации, 1 ма ии а сены во времени. заканчивается по опустошению буПредлагаемое буферное запоминаю- ферного запоминающего устроистщее устройство обеспечивает и другие

Составитель О.Исаев

Редактор Н.Воловик Техред Т.дубинчак Корре ор екто А.Тяско

Заказ 5368/51 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и. открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.УЖгород, ул.Проектная, 4