Запоминающее устройство с защитой информации от разрушения

Запоминающее устройство с защитой информации от разрушения

Иллюстрации

Показать все

Реферат

 

ЗАПОМИНАЮПЩЕ УСТРОЙСТВО С ЗАЩИТОЙ ИНФОРМАЦИИ ОТ РАЗРУШЕНИЯ, содержащее блоки памяти, первый, второй и резервный источники питания, блок контроля, элементы И, ключ, причем входы первого и второго источников питания являются первыми входами устройства, выходы первого и второго источников питания подключены ко входам блока контроля, выходы первого и резервного источников питания соединены с первым входом ключа и первыми входами блоков памяти, вторые входы которых подключены к выходу ключа, первые входы элементов И являются вторыми входами устройства, выходы элементов И подключены к третьим входам блоков памяти, четвертые входы которых являются третьими входами устройства, отличающеес я тем, что, с целью упрощения устройства и повышения его быстродействия , в него введены элемент ИЛИ и триггер Шмитта, вход которого подключен к выходу блока контроля, е а выход соединен со вторыми входами элементов И, выходы которых подключены ко входам элементов ИЛИ, выход которого соединен со вторым входом ключа.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (I9) SU(II) 1 уц4 G 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 13.

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И О(ТНРЫТИЙ (21) 3678349/24-24 (22) 23.12.83 (46) 30,08.85 Бюл. У 32 (72) В.А.Васильев и И.Д.Соболев (53) 681.327(088.8) (56) Авторское свидетельство СССР

Ф 736178, кл. G 11 С 29/00, 1980.

Авторское свидетельство СССР

У 331424, кл. G 11 С 29/00, 1970. (54)(57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С ЗАЩИТОЙ ИНФОРМАЦИИ ОТ РАЗРУШБНИЯ, содержащее блоки памяти, первый, второй и резервный источники питания, блок контроля, элементы И, ключ, причем входы первого и второго источников питания являются первыми входами устройства, выходы первого и второго источников питания подклю" чены ко входам блока контроля, выходы первого и резервного источников питания соединены с первым входом ключа и первыми входами блоков памяти, вторые входы которых подключены к выходу ключа, первые входы элементов И являются вторыми входами устройства, выходы элементов И подключены к третьим входам блоков памяти, четвертые входы которых являются третьими входами устройства, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства и повьппения его быстродействия, в него введены элемент

ИЛИ и триггер Шмитта, вход которого подключен к выходу блока контроля, а выход соединен со вторыми входами элементов И, выходы которых подключены ко входам элементов ИЛИ, выход которого соединен со вторым входом ключа.

В случае отключения сети или умень шения питающего напряжения ниже заданного значения сигнал на выходе блока 4 контроля исчезает, триггер

5 сбрасывается и низкий потенциал с его выхода поступая :на входы элементов И 6, блокирует сигналы "Обращение" к заломинающим матрицам 8 и одновременно через элемент ИЛИ 7 запирает ключ 9, чем блокируется поступление питающего напряжения на схемы управления блоков 8 памяти.

Таким образом обращение к блокам

8 памяти надежно заблокировано как по сигнал "Обращение", так и по питанию схемы управления, что исклю. чает разрушение информации во время переходных процессов при отключении питающих напряжений. Питание блоков

8 памяти в этом случае происходит от резервного источника 3 питания.

Составитель О.Кулаков

Редактор Н.Воловик Техред Т.Дубинчак Корректор М,Максимипннец

Заказ 5368/51 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35„ Раушская наб. ° д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

1 117638

Изобретение относится к запоминающим устройствам (ЗУ) и может быть применено в цифровых вычислительных устройствах, в частности в системах числового программного управления.

Цель изобретения " упрощение устройства и повышение его быстродействия.

На чертеже представлена структурная схема устройства. 10

Устройство содержит основные источники 1 и 2 питания, резервный источник 3 питания, блок 4 контроля, триггер Шмитта 5, элементы 6 И, элемент ИЛИ 7, блоки 8 памяти, ключ 9, 1 шины 10 и 11..управления.

Устройство рабатает следующим об-. разом.

Напряжение сети поступает на источники питания 1 и 2, где преобразуется20 и выпрямляется. Источник 1 питает запоминающие матрицы и схемы управления, источник 2 . — логические элементы. Выпрямленное напряжение от источников 1 и 2 поступает на блок 25

4 контроля,к выходу которого подключен триггер Шмитта 5. При нормальных потенциалах питающих напряжений сигнал с выхода блока 4 контроля взводит триггер 5 высокий потенциал с выхода которого поступает на входы элементов И 6 и разрешает прохожде6 2 ние по шинам 10 сигналов "Обращение". к блокам 8 памяти. Одновременно с выходами элемента И 6 сигнал "Обраще-!! ние поступает на элемент ИЛИ 7 и с его выхода на управляющий вход ключа 9, который открывается и подает питание на схемы управления блоков 8 памяти. При наличии на шине 11 адреса происходит выборка слова из блоков 8 памяти.