Делитель частоты следования импульсов

Делитель частоты следования импульсов

Иллюстрации

Показать все

Реферат

 

СО1ОЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (sl)4 Н 03 К 23/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTQPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ

21) 3676543/24-21 (22) 21.12.83 (46) 07.09.85. Бюл. Ф 33 (721 А.В,Ходеков (53) 621.374.4 (088.8) (6) Мартынов E.-M. Бесконтактные переключающие устройства. M. Энергия, 1970, с. 96., Патент. США У 3147442, кл. 328-41, 1964.

Авторское свидетельство СССР

Ф 875642, кл. Н 03 К 23/02, 19.02.80. (54)(57) 1. ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий постоянное запоминающее устройство, счетчик адреса, счетчик числа, выход переноса которого соединен с информационным входом анализатора переполнений, информационные входы — с соответствующими выходами оперативного запоминающего устройства, вход .управления которого соединен с прямым выходом триггера, счетный вход которого соединен с входной шиной, о т л и— ч а ю шийся тем, что, с целью расширения диапазона коэффициентов деления, в него введены. блок сравнения кодов и элемент ИЛИ, первый вход которого соединен с тактовым входом счетчика адреса и с прямым выходом триггера, инверсный выход которого соединен с входом синхронизации счетчика числа, вход сброса которого соединен с выходной шиной и с выходом блока сравнения кодов, тактовый вход — с выходом анализа- . .тора переполнений, вход синхрониза-. ции которого соединен с выходом элемента ИЛИ, второй вход которого сое„„SU„„117?907 А динен с входной шиной и с входом синхронизации блока сравнения кодов, установочный вход которого соединен с установочным входом анализатора переполнений и с выходом переноса счетчика адреса, выходы которого соединены с соответствующими адресными входами оперативного запоминающего устройства и постоянного запоминающего устройства, выходы которого соединены с первой группой входов блока. сравнения кодов, вторая группа входов которого соединена с соответствующими выходами счетчика числа и с соответствующими информационными входами оперативного запоминающего устройства, 2, Делитель по п,1, о т л и ч а— ю шийся тем, что анализатор переполнений содержит два D-триггера, D-вход первого из которых соединен с информационным входом анализатора переполнений, прямой выход — с D-входом второго Втриггера, выход которого соединен с выходом анализатора переполнений и с С-входом первого

D-триггера, S-вход которого соединен со своим инверсным выходом, R-вход с С-входом второго D-триггера и с входом установки анализатора переполнений, вход синхронизации которого соединен с S-входом второго Dтриггера, 3. Делитель по п.l о т л и ч аю шийся тем, что блок сравнения кодов содержит два 0-триггера и элемент сравнения кодов, первая и вторая группы входов которого соединены соответственно с первой и второй группами входов блока сравне 177907 ния кодов, выход — с D-входом пер- динен с выходом блока сравнения вого D-триггера, S-вход которого кодов, D-вход — с В-входом и с высоединен с установочной шиной блока ходом первого D-триггера, С-вход сравнения кодов и с С-входом второ- которого соединен с шиной синхрониго D-триггера, выход которого сое- эации блока сравнения кодов.

Изобретение относится к импульсной технике, предназначено для использования в аппаратуре обработки цифровой информации и может найти применение в измерительной аппарату- S ре, в частности, в электронных измерителях времени.

Цель изобретения — расширение диапазона коэффициентов деления.

На чертеже приведена электрическая функциональная схема устройства.

Делитель частоты следования импульсов содержит постоянное запоминающее устройство 1, счетчик 2 адре- 1 са, счетчик 3 числа, выход переноса которого соединен с информацйонным входом анализатора 4 переполнений, информационные входы — с соответствующими выходами оперативного запоминающего устройства 5, вход управления которого соединен с прямым выходом триггера 6, счетный вход которого соединен с входной шиной 7, блок 8 сравнения кодов и элемент д

ИЛИ 9, первый вход которого соединен с тактовым входом счетчика 2 адреса и с прямым выходом триггера

6, инверсный выход которого соединен с входом синхронизации счетчика

3 числа, вход сброса которого соединен с выходной шиной 10 н с выходом блока 8 сравнения кодов, тактовый вход — с выходом анализатора

4 переполнений, вход синхронизации которого соединен с выходом элемента ИЛИ 9, второй вход которого соединен с входной шиной 7 и с входом синхронизации блока 8 сравнения кодов, установочный вход которого . соединен с установочным входом анализатора 4 переполнений и с выходом переноса счетчика 2 адреса, выходы которого соединены с соответ ствующими адресными входами оперативного запоминающего устройства 5 и постоянного запоминающего устрой" ства 1, выходы которого соединены с первой группой входов блока 8 сравнения кодов, вторая группа входов которого соединена с соответствующими выходами счетчика 3 числа и с соответствующими информационными входами оперативного запоминающего устройства 5, Анализатор 4 переполнений делителя частоты следования содержит два

D-триггера ll и 12 D-вход первого из которых соединен с информационным входом анализатора 4 переполнений, прямой выход с D-входом второго

D-триггера 12, выход которого соединен с выходом анализатора 4 переполнений, выход второго D"òðèããåðà

12 соединен с С-входом первого

D-триггера 11, S-вход которого соединен со своим инверсным выходом, В;вход — с С-входом второго D-триггера 12 и с входом установки анализатора 4 переполнений, вход синхрони- зации которого соединен с S-входом второго D-триггера 12, Блок 8 сравнения кодов делителя частоты следования импульсов содержит элемент 13 сравнения кодов, первая и вторая группы входов которого соединены соответственно с первой и второй группами входов блока 8 сравнения кодов, выход. — с Р-входом первого 0-триггера 14, S-вход которого соединен с установочной шиной блока

8 сравнения кодов и с С-входом второ. го D-триггера 15, выход которого соединен с выходом блока 8 сравнения кодов, D-вход — с R-входом и с выходом первого D-триггера 14, С-вход которого соединен с шиной синхронизации блока 8 сравнения кодов, При построении делителя частоты следования импульсов возможна замена постоянного запоминающего устройства з 1177

1 оперативным запоминающим устройством,.при этом могут быть расширены функциональные воэможности предлагаемого устройства.

Делитель частоты следования импульсов работает следующим образом.

Начиная с момента переполнения . счетчика 2, при котором анализатор

4 и блок 8 устанавливаются в исходное состояние, устройства 1 и 5 выдают 10 содержимое регистров с адресом 0".

В конце каждого такта временной диаграммы, сформированной триггером 6 и элементом 9, делается попытка . результат сравнения содержимого f5 в счетчике Э и в устройстве 1 с выхода элемента 13 положительным фронтом импульса с выхода элемента

9 записать в D-триггер 14, Однако, из-за наличия связи выхода D-триг- 20 гера 14 с его R-входом и приоритетности R- u S-входов перед D-входом, D-триггер 14, установленный импульсом с выхода элемента 9 в единичное состояние, сбрасывается по С-входу 25 при первом же сигнале "0" (неравенство) с выхода элемента 13, после сброса же D-триггер 14 может быть установлен в единичное состояние только но S-входу.

Таким образом, к моменту появления следующего импульса с выхода счетчика 2 он находится в единичном состоянии только в том случае, если содержимое в счетчике 3 и в

35 устройстве 1 одинаково во всех

907 4 адресах. В этом случае отрицательным фронтом импульса с выхода переноса счетчика 2 единичное состояние Dтриггера 14 переписано в D-триггер

15, и сигнал с выхода блока 8 удерживает счетчик 3 в состоянии "0", т.е, до следующего импульса переполнения счетчика 2 в устройство 5 по всем адресам записывается информация "0" — счетчик 3 сбросится, В цикле сброса счетчика 3 на выходе элемента 13 блока 8 хотя бы в одном из тактов появляется сигнал

"0",.поскольку в устройстве 5 хотя бы по одному из адресов должна быть записана информация, не равная нулю, и поэтому в конце цикла сброса

D-триггер 14 находится в состоянии

11 (1

0, которое переписывается в Dтриггер 15 и обеспечивает снятие сигнала сброса счетчика 3, т.е. обеспечивает переход к циклам счета .счетчика 3.

Таким образом, период следования импульсов на шине 10 в (И+1 ) А pcs больше периодов следования импульсов на шине 7, где А — количество используемых адресов (коэффициент пересчета счетчика 2), N — значение кода в постоянном запоминающем устройстве 1, Возможен вариант построения устройства, когда вторая группа входов соединена не с адресными входами, а с выходами оперативного запоминающего устройства, !

177907

Составитель А, Соколов

Редактор A,Øàÿäîð Техрец М.Лароцай Корректор А.Зимокосов

Заказ 5561!53 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д„ 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4