Устройство для возведения в степень

Устройство для возведения в степень

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ Б СТЕПЕНЬ, содержащее К вычислительных блоков К ; Д максимальньм показатель степени), причем первый вычислительный блок . содержит регистр основания степени, регистр показателя степени и квадратор , вычислительные блоки с второго по (К-1)-й содержат регистр основания степени, регистр показателя степени,- регистр результата, квадратор и умножитель, -и вычислительньй блок содержит регистр основания степени, регистр показателя степени, регистр результата, умножитель, при этом тактовые входы регистра основания степени, регистра результата и регистра показателя степени каждого вычислительного блока соединены с тактовым входом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в каждый вычислительньй блок дополнительно введены группы из (li-1) элемента И и элемент ИЛИ, причем в каждом 1-м вычислительном блоке ( 1,...,К) информационные входы регистра основания и регистра показателя степени соединены соответственно с выходами квадратора и регистра показателя степени (i-1)-ro вычислительного блока, выходы регистра основания соединены с входом квадратора , выходы разрядов регистра основания с первого по

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3732621/24-24 (22) 21.04.84 (46) 15.09.85. Вюп. и 34 (72) А.А. Мельник и И.Г. Цмоць (53) 681.325(088.8) (56) Авторское свидетельство СССР

752334, кл. G F 7/38, 1980.

Авторское свидетельство СССР

Ф 1087990 (заявка 3537936/24), кл. С 06 F 7/552, 1983. (54)(57) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ

В СТЕПЕНЬ,,содержащее I(вычислительных блоков К = t (о 2 m j где п максимальный показатель степени), причем первый вычислительный блок содержит регистр основания степени, регистр показателя степени и квадратор, вычислительные блоки с второго по (К-1)-й содержат регистр основания степени, регистр показателя степени,. регистр результата, квадратор и умножитель, -й вычис— лительный блок содержит регистр основания степени, регистр показателя степени, регистр результата, умножитель, при этом тактовые входы регистра основания степени, регистра результата и регистра показателя степени каждого вычислительного блока соединены с тактовым входом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в каждый вычислительный блок дополнительно введены группы из (И-1) элемента И и элемент ИЛИ, причем в каждом

1-м вычислительном блоке (=1,...,К) информационные входы регистра основания и регистра показателя сте„„ЯО„„И 79327 Д пени соединены соответственно с выходами квадратора и регистра показателя степени (i 1)-ro вычислительного блока, выходы регистра основания соединены с входом квадратора, выходы разрядов регистра основания с первого по (И-1)-й соединены с первыми входами соответствующих элементов И группы, выход

П --го разряда регистра основания соединен с первым входом элемента

ИЛИ, прямой выход j k (1-1)j -го разряда регистра показателя степени соединен с вторыми входами элементов И группы, а инверсный выход j j(-(1-1)) -го разряда регистра показателя степени соединен с вторым входом элемента ИЛИ, выходы элементов И с первого по (и-i) é соединены с первыми входами соответствующих разрядов умножителя, первый вход rl --ro разряда которого соединен с выходом элемента ИЛИ, выходы регистра результата соединены с вторыми входами соответствующих разрядов умножителя, выходы которого соединены с информационными .входами регистра результата (i +1)-ro вычислительного блока, в первом вычислительном блоке входы регистра основания степени и регистра показателя степени соединены соответственно с первыми и вторыми информационными входами устройства, а выходы элементов И с первого по (й-1)-й соединены с входами соответствующих разрядов регистра результата второго вычислительного блока, вход П -ro разряда которого соединен с выходом элемента ИЛИ первого вычислительного блока, выход умножителя 3 -го вычислительного

1179327 блока является выходом устройства.

Изобретение относится к вычисли-. тельной технике и может быть ис»О

35 пользовано в высокопроизводительных устройствах обработки цифровой информации. 5

Цель изобретения — повышение быстродействия.

На чертеже представлена функциональная схема устройства для возведения в степень.

Устройство содержит K вычислительных блоков 1 ; (i = 1,2,..., К ) каждый из которых содержит << -разрядный регистр 2 основания степе4 ни, К -(< -1)-разряднь<й регистр 3 показателя степени, <1 -разрядный регистр 4 результата (кроме первого вычислительного блока), группу элементов И 5», 5,..., 5п-.1, элемент ИЛИ 6, квадратор 7 (кроме

К -ro вычислительного блока 1к), умножнтель 8 (кроме первого вычислительного блока 1<), тактовый вход

9 устройства, первый информационный вход 10 устройства, второй информационный вход 11 устройства и выход 12 устройства.

В устройстве для возведения в степень используется бинарный.способ сокращения количества умноже- 30 ний. Показатель степени записывается в двоичный системе исчисления. При последовательном чтении цифр показателя справа налево выполняются следующие операции:. если очередная цифра нуль, то результат предь<дущей операции умножается на единицу; если очередная цифра единица, то результат предыдущей операции умножается А .(<)

40 где 4 — основание степени.

За начальный.результат принимается единица.

Устройство работает следующим образом. 45

В первом такте в регистр 2 первого вычислительного блока 1< записывается основание степени А, .а в регистр 3 этого же вычислительного блока — показатель степени и, Основание степени А с выходом регистра 2, проходя через квадратор 7, возводится в квадратор и по-: ступает на вход регистра 2 второго вычислительного блока 1 .

Кроме этого, старшие разряды от 1-го до (»1-1)-го основания степени поступают на первыо. входы элементов И 5», 5,... 5 „ <, а младший <» -й разряд — на первый вход элемента ИЛИ 6.

Прохождением информаций через элементы И 5<, 5„,... 5 < и через элемент ИЛИ 6 управляет информация, записанная в k -м разряде регистра 3. При нуле в K -м разряде регистра 3 на выход элементов И 5», 5,..., 5 и < поступает нуль, а на выход элемента ИЛИ 6 — единица, а при единице в К -м разряде этого же регистра на выход элементов И 5<, 5<„...„ 5 и, поступают старшие (<»-1) разряды основания степени, а на выход элемента ИЛИ 6 — младший << -й разряд основания степени.

Информация с выходов элементов

И 5<, 5>,..., 5<,„ и элемента ИЛИ 6 поступает на вход регистра 4 результата второго вычислительного бло"z °

Во втором такте производится перезапись информации с выходов первого вычислительного блока 1 во второй вычислительный блок 1, т.е. в регистр 2 записывается информация с выходов квадратора 7, в регистр

3 — показатель степени без k -го разряда, а в регистр 4 — информация с выходов элементов И 5», 5

5 «< и элемента ИЛИ 6.

Одновременно в первый вычислительный блок 1» записываются новые элементы обрабатываемого массива.

Во втором вычислительном блоке

1g информация с выходов регистра

2, проходя через квадратор 7, возводится в квадратор, т.е. на выходе квадратора 7 имеется А

1179327

1 и умножителем.

Составитель С.Тимохина Редактор С. Тимохина Техред Т. Фанта Корректор, А. Тяско

Т ираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5676/50

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Предыдущий результат с выхода регистра 4 поступает на второй вход умножителя 8, где он в зависимости от значения (К-1)-ro разряда регистра 3 умножается на единицу (k-1) — и разряд равен нулю) или на информацию с вь ходa регистра. 2 (K- 1) — и разряд равен единице), т.е. на А

В последующих тактах устройство работает аналогично, т.е. в каждом вычислительном блоке 1 выполняется одна итерация алгоритма возведения в степень. Операция возведения в степень выполняется при прохождении операндами всех вЫчислительных блоков 1.

Описанное устройство работает по конвейерному принципу.

5 Его быстродействие определяется временем выполнения одной итерации, т.е. тактом конвейера. Данное время равно

1P Pt у где 1Р„ — время записи информации в регистре, 1,,ч — задержка информации соответственно элементом И