Устройство для контроля микропрограмм

Устройство для контроля микропрограмм

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МИКРОПРОГРАММ, содержащее дешифратор адреса, счетчик импульсов, блок памяти и элемент И, причем адресный вход устройства соединен с входом дешифратора адреса, отличающееся тем, что, с целью повышения достоверности контроля, в него введены регистр сдвига, мультиплексор и первый и второй триггеры, причем вход признака разрещения работы устройства, вход пуска и вход данных устройства соединены соответственно с информационным входом первого триггера, входом синхронизации регистра сдвига и информационным входом второго триггера, выход которого соединен с входом данных блока памяти, тактовый вход устройства соединен с первым входом элемента И и входом синхронизации второго триггера, первый, второй, третий и четвертый выходы дешифратора адреса соединены соответственно с входом разрещения работы мультиплексора, адресным входом мультиплексора , входом начальных установок счетчика импульсов и входом синхронизации первого триггера, выход которого соединен с входом нуля регистра сдвига, первый и второй выходы которого соединены соответственно с нулевым входом первого триггера и вторым входом элемента И, пятый выход дешифратора адреса соединен с входом чтения блока памяти и входом вычитания счетчика импульсов, выход которого соединен (Л с первым входом данных мультиплексора и адресным входом блока памяти, выход которого соединен с вторым входом данных мультиплексора, выход которого является информационным выходом устройства, выход элемента И соединен с входом записи блока памяти и входом сложения счетчика импульсов . ее

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 б 06 F 11 28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3624975/24-24 (22) 21.07.83 (46) 15.09.85. Бюл. № 34 (72) П. И. Цивлин, Э. Э. Альперович, В. С. Зонис и Б. Б. Беляускас (71) Институт электронных управляющих машин (53) 681.3 (088.8) (56) Авторское свидетельство СССР № 879564, кл. G 06 F 11/26, 1980.

MINI-MICRO SYSTEM, (США), 1980, с. 125 — 127. (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

МИКРОПРОГРАММ, содержащее дешифратор адреса, счетчик импульсов, блок памяти и элемент И, причем адресный вход устройства соединен с входом дешифратора адреса, отличающееся тем, что, с целью повышения достоверности контроля, в него введены регистр сдвига, мультиплексор и первый и второй триггеры, причем вход признака разрешения работы устройства, вход пуска и вход данных устройства соединены соответственно с информационным входом первого триггера, входом синхронизации

„„SU„„1179349 A регистра сдвига и информационным входом. второго триггера, выход которого соединен с входом данных блока памяти, тактовый вход устройства соединен с первым входом элемента И и входом синхронизации второго триггера, первый, второй, третий и четвертый выходы дешифратора адреса соединены соответственно с входом разрешения работы мультиплексора, адресным входом мультиплексора, входом начальных установок счетчика импульсов и входом синхронизации первого триггера, выход которого соединен с входом нуля регистра сдвига, первый и второй выходы которого соединены соответственно с нулевым входом первого триггера и вторым входом элемента И, пятый выход дешифратора адреса соединен с входом чтения блока памяти и входом вычитания счетчика импульсов, выход которого соединен с первым входом данных мультиплексора и адресным входом блока памяти, выход которого соединен с вторым входом данных мультиплексора, выход которого является информационным выходом устройства, выход элемента И соединен с входом записи блока памяти и входом сложения счетчика импульсов.

1179349

Изобретение относится к вычислительной технике и может быть использовано для автоматического контроля цифровых устройств на уровне микрокоманд в реальном масштабе времени.

Цель изобретения — повышение достоверности контроля.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — временные диаграммы работы устройства.

Адресный вход 1 устройства соединен с входом 2 дешифратора 3 адреса, вход 4 признака разрешения работы устройства, вход 5 пуска и вход 6 данных устройства соединены соответственно с информационным входом 7 первого триггера 8, входом 9 синхронизации регистра 10 сдвига и информационным входом ll второго триггера 12, выход 13 которого соединен с входом данных

14 блока 15 памяти, тактовый вход 16 устройства соединен с первым входом 17 элемента И 18 и входом 19 синхронизации второго триггера 12, первый 20, второй 21, третий 22 и четвертый 23 выходы дешифратора 3 адреса соединены соответственно с входом 24 разрешения работы и адресным входом 26 мультиплексора 25, входом 27 начальных установок счетчика 28 импульсов и входом 29 синхронизации первого триггера 8, выход 30 которого соединен с входом 31 нуля регистра 10 сдвига, первый 32 и второй

33 выходы которого соединены соответственно с нулевым входом 34 первого триггера 8 и вторым входом 35 элемента И 18, пятый выход 36 дешифратора 3 адреса соединен с входом 37 чтения блока 15 памяти и входом 38 вычитания счетчика 28 импульсов, выход 39 которого соединен с первым входом 40 данных мультиплексора 25 и адресным входом 41 блока памяти 15, выход 42 которого соединен с вторым входом данных

43 мультиплексора 25, выход 44 которого является информационным выходом устройства, выход 45 элемента И 18 соединен с входом записи 46 блока 15 памяти и входом

47 сложения счетчика 28 импульсов.

Устройство работает следующим образом.

Устройство для контроля микропрограмм подключается к ЭВМ на правах внешнего устройства с помощью универсальной магистрали связи. В наборе линий магистрали связи имеются шина адреса и шина данных.

Центральный процессор устанавливает на шине адреса магистрали связи соответствующий адрес устройства и производит с ним обмен информацией по шине данных.

Устройство может работать в режиме последовательного запоминания информации, поступающей на вход 6 данных устройства и в режиме выдачи накопленной информации на информационный выход 44.

В исходном состоянии первый триггер 8 находится в состоянии «О». При этом регистр

5 t0

55 сдвига сброшен и на его выходах 33 и 32 соответственно находятся состояния «0» и «1».

Для запуска устройства на входе 4 признака разрешения работы формируется состояние «1», одновременно на адресном входе 1 устройства формируется адрес, активизирующий четвертый 23 и третий 22 выходы дешифратора 3 адреса. При этом первый триггер 8 устанавливается в состояние «1», а счетчик импульсов 28 сбрасывается в «О». При поступлении на вход 9 синхронизации регистра сдвига импульса запуска устройства на его выходе 33 устанавливается состояние «1», при этом разблокируется элемент И 18, выполняющий одновременно функцию линии задержки. При формировании на тактовом входе 16 устройства восходящего фронта импульса информация, подготовленная на входе данных 6 устройства, записывается во второй триггер 12 и с его выхода поступает на вход 14 данных блока памяти. Через интервал времени, определяемый задержкой, создаваемой элементом И 18, на его выходе 45, а также на входе

46 записи блока памяти и на входе 47 сложения счетчика импульсов формируется задержанный тактовый импульс, при этом информация, подготовленная к этому моменту на входе 14, записывается в ячейку блока памяти, адрес которой задается кодом, установленным на адресном входе 41 счетчиком

28 импульсов, после чего текущее значение счетчика увеличивается на единицу. Процесс запоминания информации, поступающей на вход данных устройства, происходит до тех пор, пока на входе пуска устройства не сформируется импульс останова, при этом на выходе 32 регистра сдвига сформируется

«О», который установит первый триггер и регистр сдвига в нулевые состояния, что приводит к блокировке элемента И 18. Для выборки накопленной информации из блока памяти на адресный вход устройства поступает адрес, который после дешифрации активизирует первый 20 и пятый 36 выходы дешифратора 3. При этом блок памяти открывается для выдачи на выход 42 информации из ячейки, адрес которой задается состоянием выхода 39 счетчика импульсов.

Одновременно мультиплексор 25 открывается для передачи информации со своего второго входа 43 на выход 44. После снятия обращения к устройству выходы 36 и 20 дешифратора адреса возвращаются в исходные состояния. При этом выходы блока 15 памяти и мультиплексора 25 запираются, а счетчик импульсов уменьшает свое значение на единицу, подготавливая тем самым адрес следующей по порядку ячейки блока памяти, из которой будет выбрана информация при следующем обращении к устройству. Последовательное считывание информации из ячеек блока памяти производится до тех

1179349

Составитель И. Сигалов

Техред И. Верес Корректор М. Самборская

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, ул. Проектная, 4

Редактор Л. Пчелинская

Заказ 5677/51 пор, пока счетчик импульсов 28 не вернется в свое исходное (нулевое) состояние.

Контроль за текущим состоянием счетчика 28 импульсов осуществляется путем обращения к нему по соответствующему адресу, устанавливаемому на адресном входе 1 устройства. При этом активизируются первый 20 и второй 21 выходы дешифратора адреса, которые настраивают мультиплексор 25 на пропуск информации о состоянии счетчика с первого входа 40 мультиплексора на его выход 44. После снятия обращения к счетчику импульсов выходы дешифратора адреса приводятся в исходное состояние, а выход мультиплексора запирается.