Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий блок сравнения , блок управления, первый регистр , блок цифроаналогового преобразования , выход которого подключен к первому входу блока сравнения, второй вход которого является входной шиной устройства, а выход подключен к первому входу блока управления , второй вход которого подключен к шине запуска, а первые выходные шины подключены к соответствующим входам первого регистра, выходы которого являются выходными шинами устройства, отличающийся тем, что, с целью повьшения быстродействия , в него введены блок элементов ИЛИ, второй регистр, постоянное запоминающее устройство, выходы которого подключены к соответствующим информационным входам второго .регистра, управляющие входы которого подключены к соответствующим вторым выходным шинам блока управления. а выходы - к соответствующим первым входам блока элементов ИЛИ, выходы которого подключены к соответствующим входам блока цифроаналогового преобразователя, а другие входы к соответствующим выходам первого . регистра. 2. Преобразователь по п. 1, о тл и ч а ю щ и и с я тем, что блок управления выполнен на генераторе тактовых импульсов, п RS-триггерах, регистре сдвига,(п+1) элементах И, первые входы п из которых объединены и являются первым входом блока управления, вторые входы подключены к соответствующим И выходам регистра (Л сдвига, вькод первого элемента И подключен к R-входу первого RS-триггера , а выходы (п-1) элементов И - к соответствующим первым R-входам соответствующих (п-1) RS-триггеров, вторые R-входы которых,первый вход регистра сдвига и S-вход первого триггера объединены и являются вторым входом блока управления, S-BXO ды (п-1) RS-триггеров подключены к ;о СП соответствующим выходам регистра сдвига, выходы п RS-триггеров являют-со ся первыми выходными шинами блока 00 управления, при этом (п+1) вькод регистра сдвига подключен к инверсному входу элемента И, прямой вход которого подключен к выходу генератора тактовых импульсов, а выход к второму входу регистра сдвига, первый выход которого и выход (п+1) элемента И являются вторыми выходными шинами блока управления.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (! 9) э (11) 1 ()4 Н 03 M 1/26

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ еЕ »

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ1ТИЙ (2i) 3684369/24-24 (22) 04.01.84 (46) 15.09.85. Бюл. Р 34 (72) А.П.Стахов, А,Д.Азаров, В.И.Моисеев и В.Я.Стейскал (53) 681.325(088.8) (56) Балакай В.Г. и др. Интегральные схемы аналого-цифровых и цифроаналоговых преобразователей. M.

"Энергия", 1978, рис . 1 — 13, с. 45.

Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. M. нЭнергия", 1975, рис. 7-7а, с. 298. (54)(57) l. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий блок сравнения, блок управления, первый регистр, блок цифроаналогового преобразования, выход которого подключен к первому входу блока сравнения, второй вход которого является входной шиной устройства, а выход подключен к первому входу блока управления, второй вход которого подключен к шине запуска, а первые выходные шины подключены к соответствующим входам первого регистра, выходы которого являются выходными шинами устройства, отличающийся тем, что, с целью повышения быстродействия, в него введены блок элементов ИЛИ, второй регистр, постоянное запоминающее устройство, выходы которого подключены к соответствующим информационным входам второго . регистра, управляющие входы которого подключены к соответствующим вторым выходным шинам блока управления, а выходы — к соответствующим первым входам блока элементов ИЛИ, выходы которого подключены к соответствующим входам блока цифроаналогового преобразователя, а другие входы— к соответствующим выходам первого регистра.

2. Преобразователь по и. 1, о тл и ч а ю шийся тем, что блок управления выполнен на генераторе тактовых импульсов, n RS-триггерах, регистре сдвига,(n+1) элементах И, первые входы и из которых объединены и являются первым входом блока управления, вторые входы подключены к соответствующим И выходам регистра сдвига, выход первого элемента И подключен к R-входу первого RS-триггера, а выходы (n — 1) элементов И к соответствующим первым R-входам соответствующих (n-1) Б$-триггеров, вторые R-входы которых, первый вход регистра сдвига и S-вход первого триггера объединены и являются вторым входом блока управления, S-входы (и-1) RS-триггеров подключены к соответствующим выходам регистра сдвига, выходы n RS — триггеров являются первыми выходными шинами блока управления, при этом (п+i) выход регистра сдвига подключен к инверсному входу элемента И, прямой вход которого подключен к выходу генератора тактовых .импульсов, а выход— к второму входу регистра сдвига, первый выход которого и выход (п+1) элемента И являются вторыми выходными шинами блока управления.

1179533

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых ве личин в цифровые. 5

Цель изобретения — повышение быстродействия аналого-цифрового преобразователя. На чертеже приведена структурная схема аналого-цифрового преобразователя.

Аналого-цифровой преобразователь содержит входную шину 1, блок 2 сравнения, блок 3 цифроаналогового преобразования, первый регистр 4, 15 блок 5 управления, второй регистр 6, блок 7 элементов ИЛИ, постоянное запоминающее устройство 8 и выходные шины 9.

Выход блока 3 подключен к первому 20 входу блока 2, второй вход которого является входной шиной 1 преобразователя, а выход подключен к первому входу блока 5 yïðàâëåíèÿ, второй вход которого подключен к шине за- 25 пуска, первые выходные шины подключены к соответствующим входам первого регистра 4, а вторые выходные шины блока 5 подключены к управляющим входам второго регистра 6 инфор- 50 мационные входы которого подключены к соответствующим выходам постоянного запоминающего устройства 8, а выходы — к соответствующим первым входам 6JIQKB 7, выходы KQTopoI 35 подключены к соотВетствующим входам блока 3, а вторые входы — к соответствующим выходам первого регистра 4, которые являются выходными шинами устройства. 40

Блок 5 управления содержит и RSтриггеров 10 < — 10>,(n+1) элементов И 11, — 11„„, регистр 12 сдвига и генератор 13 тактовых импульсов.

Блок 3 цифроаналогового преобразования (ЦАП) должен быть построен на основе избыточных измерительных кодов, к которым относятся р-коды

Фибоначчи, коды "золотой" р-пропорции, а также обобщенные коды Фибоначчи.

Для аналого-цифровых преобразователей, содержащих в цепи обратной связи ЦАП, построенный на основе избыточных измерительных кодов, появление ошибок кодирования типа

"Неправильное выключение разряда" не вызывает недоуравновешивания входного сигнала А компенсирующим м сигналом A „.

Для исключения при аналого-цифровом преобразовании ошибки кодирования типа Неправильное включение разряда", в процессе уравновешивания А „ сигналом А вводят асимметрию, заключающуюся в том, что на каждом f-м такте поразрядного кодирования одновременно с f-м разрядом с весом Qg включают в общем случае группу некоторых младших разрядов, имеющих суммарный вес д Од „ . Значение Ь д „ опредЕляется по формуле:

С I

Ж:2л"

"доо 3

На основании значений hQ< „ синтезируется код К. младших разрядов, одоп который при изготовлении устройства заносится в постоянное. запоминающее устройство 8. Если отношени. < между весом разрядов используемого кода является числом постоянным, то для формирования в процессе уравновешивания на каждом последующем 1-м такте кодовой комбинации К „ „ осуществляется сдвиг исходной кодовой комбинации.К на один разряд вправо. дон

Совместное включение f-го и группы некоторых младших разрядов приводит к тому, что действительный вес

Ф

2-го разряда увеличивается. При этом если разность А = А „- А в конце предыдущего такта уравновешивания близка к значению f-ro разряда, то в текущем такте блок сравнения формирует логический сигнал, вызывающий выключение f-го разряда, и дальнейшее уравновешивание ведется разрядами с номерами, меньшими f.

Таким образом, исключаются ошибки кодирования типа "Неправильное включение разряда", При преобразовании входной аналоговой величины в код аналоговогоцифровым преобразователем, содержащим ЦАП, построенный на основе неизбыточного двоичного кода, такая асимметрия процесса уравновешивания принципиально невозможна. В этом случае ошибка кодирования типа "Неправильное выключение разряда" приводит к тому, что входную аналоговую величину А „ нельзя уравновесить сигналом А с точностью до младшего разряда ЦАП. Поэтому результат преобразования А „в цифровой эквивалент

179533 4 нал Y . .этого блока подчиняется слеJ дующему соотношению:

При этом если на первом такте уравновешивания Y < = О, то старший разряд первого регистра 4 устанавливается в нулевое состояние, если

Y< = 1,то он остается в единичном !

О состоянии.

На втором такте аналого-цифрового преобразования по сигналу блока 5 управления содержимое второго регистра 6 сдвигается на один разряд

1 вправо, в результате чего на выходе регистра 6 появляется кодовая комбинация К,„ . Одновременно устанавливается в единичное состояние следующий за старшим разряд в первом регистре 4. При этом на выходе блока 3 ЦАП появляется компенсирующий сигнал А . В результате сравнения

К входного A „и компенсирующего А„ аналоговых сигналов данный разряд либо устанавливается в нулевое состояние (Y< = 0), либо остается в единичном состоянии (Y< = 1).

Устройство р ботает следующим образом.

На первом такте преобразования входной аналоговой величины А в вх код К по сигналу блока 15 управлевм» ния устанавливается в единичное состояние старший разряд первого регистра 4, а во второй регистр 6 из постоянного запоминающего устройства 8 записывается кодовая комбинация К*о„ . Через блок 7 элементов ИЛИ

4 кодовые комбинации К < и КА с вы{ DB4 ходов первого и второго регистров соответственно поступают на вход блока 3, на выходе которого появляется 5О компенсирующий аналоговый сигнал (Qtt 1 + Д П,) 1 где Q — вес старшего разряда блоh-i ка 3.

Сравнение компенсирующего сигнала А» и входного аналогового сигна1 ла А „производится при помощи блока 2 сравнения, при |ем выходной сигтц, 3 и

3 1

К,„неверен. Если ЦАП аналого-цифрового преобразователя реализовать на основе избыточного измерительного кода, появляется возможность осущест вить правильное аналого-цифровое преобразование при ошибках кодирования типа "Неправильное выключение разрядов". Введение асимметрии в процесс уравновешивания позволяет исключить ошибки кодирования типа

It

Неправильное включение разряда".

Данные обстоятельства позволяют значительно уменьшить время каждого

j-го такта поразрядного кодирования.

При этом на каждом такте уравновешивания нет необходимости осуществлять точное, например до половины младшего разряда, сравнение входного А „и компенсирующего А » аналоговых сигналов. Достаточно на один такт поразрядного уравновешивания отводить время, необходимое для установления переходных процессов в ЦАП и блоке сравнения с погрешностью FQ. Значение 3Q зависит от избыточности кода, на основании которого построен ЦАП, и определяется по формуле: а =2,- -, где M. — отношение между соседними членами кода, на основании которого построен ЦАП.

Для числа Фибоначчи при р = например, (о = 0,61803...) погрешность 8Q равна 5Q = 23,6X.

Устройство на любом j-м такте работает аналогично.

Работа устройства заканчивается на (п+1)-м такте поразрядного кодирования. При этом входной аналоговый сигнал A „уравновешен компенсирующим сигналом блока 3 ЦАП А с точностью до единицы младшего (нулевого) разряда блока 3 ЦАП и на выходной шине 9 появляется код К, являющийся цифровым эквивалентом входного аналогового сигнала Авge

При реализации ЦАП на основе избыточных измерительных кодов появляется воэможность увеличить быстродействие аналого-цифрового преобразователя несмотря на увеличение количества тактов преобразования, вызванного увеличением количества разрядов для избыточного измерительного кода по сравнению с двоичным кодом. Коэффициент увеличения быстродействия в общем случае определяется по формуле:

1179533

Причем где т (nõ () n En 2

Ь(--«2- "1ф.,-11е 2/е .)

Тсс

8 9 10 г и 7 1 1 12 13 14 15 16 8 2, 51 2,82 3, 13 3, 46, 3, 78 4, 11 4, 44 4, 78 5, 1 1 5, 44 5, 77

Закус

Составитель В.Першиков

Техред А.Бабинец Корректор Л.Пилипенко

Редактор К.Волощук

Заказ 5695/60 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР ло делам изобретений и открьг ий

11 3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 длительность такта поразрядного кодирования двоичного АЦП; длительность такта поразрядного кодирования АЦП> построенного на основе избыточных кодов, коэффициент удлинения разрядной сетки..где n> — количество разрядов двоичного ЦАП.

Зависимость ур ст п при М

10 = 1,618 ... показана в таблице °