Дельта-декодер

Дельта-декодер

Иллюстрации

Показать все

Реферат

 

ДЕЛЬТА-ДЕКОДЕР, содержащий регистр сдвига, информационньА вход которого является входом устройства, а тактовый вход подключен к шине тактирования, преобразователь двоичных комбинаций в многоуровневый сигнал и соединенные последовательно интегратор и фильтр нижних частот, выход которого подключен к выходу .дельта-декодера, отличающийс я тем, что, с целью повьшения ;достоверности преобразования, преобразователь двоичных комбинаций в многоуровневый сигнал вьтолнен I из h элементов И, h элементов ИЛИ, регистров сдвига, п /2 инверторов , (п-2) калибраторов амплитуд и сумматора, выход которого соединен с входом интегратора, прямые и инверсные выходы регистра сдвига подключены к входам соответствующих элементов И преобразователя двоичных комбинаций в многоуровневый сигнал, выходы элементов И соединены с информационными входами соответствующих регистров сдвига, тактовые входы которых объединены и подключены к шине тактирования, выходы разрядов каждого регистра сдвига подключены к входам соответствующего элемента ИЛИ, выход первого эле (О мента ИЛИ соединен с первым входом сумматора, выходы элементов ИЛИ с второго по (п/2)-й через соответствующие калибраторы амплитуд подклюg чены к соответствующим входам сум:матора , выходы элементов ИЛИ с (n+D-ro по (п-1)-й через соединенные последовательно соответствующие инверторы и калибраторы амплитуд подключены к соответствующим входам сумматора, выход h-го элемента ИЛИ через h/2-й инвертор подключен к соответствующему входу сумматора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ((9) (11) (Si)4 Н 03 M 3/02

/

/ . Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Я

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3627741/24-24 (22) 22,07.83 (46) 23,09.85. Бюл. У 35 (72) Г.Н. Котович и Ю.Б.Яненко (71) Рижский ордена Трудового Красного Знамени политехнический институт (53) 621.376.56(088.8) (56) Дельта-модуляция. Теория и применение.-M. Связь, 1976, с.164, рис. 6.14.

Стил P. Принципы дельта-модуляции.-M.: Связь, 1979, с. 216, рис.8.1. (54)(57) ДЕЛЬТА-ДЕКОДЕР, содержащий регистр сдвига, информационный вход которого является входом устройства, а тактовый вход подключен к шине тактирования, преобразователь двоичных комбинаций в многоуровневый сигнал и соединенные последовательно интегратор и фильтр нижних частот, выход которого подключен к выходу ,дельта-декодера, о т л и ч а ю щ и йс я тем, что, с целью повьппения достоверности преобразования, преобразователь двоичных комбинаций в многоуровневый сигнал выполнен из )1 элементов И, )) элементов ИЛИ, регистров сдвига, и /2 инверторов, (и-2) калибраторов амплитуд и сумматора, выход которого соединен с входом интегратора, прямые и инверсные выходы регистра сдвига подключены к входам соответствующих элементов И преобразователя двоичных комбинаций в многоуровневый сигнал, выходы элементов И соединены с информационными входами соответствующих регистров сдвига, тактовые входы которых объединены и подключены к шине тактирования, выходы разрядов каждого регистра сдвига подключены к входам соответствующего элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом сумматора, выходы элементов ИЛИ с второго по (n/2)-й через соответствующие калибраторы амплитуд подключены к соответствующим входам сум матора, выходы элементов ИЛИ с (и+1)-го по (и-1)-й через соединенные последовательно соответствующие инверторы и калибраторы амплитуд подключены к соответствующим входам .сумматора, выход и -го элемента ИЛИ через h/2-й иннертор подключен к соответствующему входу сумматора.

11 81152

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании линий связи с дельта-модуляцией.

Цель изобретения — повышение достоверности преобразования, достигаемое путем более точной аппроксимации декодированного сигнала к исходному °

На фиг. 1 изображена структур- !О ная схема дельта-декодера, на фиг.2 алгоритм его работы на фиг. 3 временные диаграммы работы дельтадекодера.

Устройство содержит регистр 1 15 сдвига, преобразователь 2 двоичныхкомбинаций в многоуровневьгй сигнал, интегратор 3, фильтр 4 нижних частот шину 5 тактирования, а преобразователь 2 комбинаций в многоуровне- 20 вый сигнал содержит и элементов И 6, и регистров 7 сдвига, и элементов

ИЛИ 8, и /2 инверторов 9, (tl-2) калибраторов 10 амплитуд и сумматор

11, имеющий и входов, выход которого 25 подключен к входу интегратора 3.

На фиг. 1 изображена схема для

П = 6. Входы первого элемента И б соединены с выходами четырех первых разрядов регистра 1. Входы второго элемента И б соединены с прямыми выходами третьего и четвертого и инверсным выходом второго и пятого разрядов регистра 1. Входы третьего элемента И 6 соединены с прямыми выходами второго, третьего и четвертого и инверсным выходом первого и пятого разрядов регистра 1. Таким образом, первый элемент И б выде40 ляет пачку из четырех подряд идущих единиц, второй элемент И 6 — комбинацию 0110 с пачкой из двух единиц, третий элемент И 6 — комбинацию 01110 с пачкой из трех единиц.

Аналогично элементы И б четвертого по шестой выделяют соответственно комбинации 1001, 10001 и 0000, т.е. пачки из подряд идущих нулей, l

Выходы всех элементов И 6 подклю- 50 чены к информационным входам соответствующих регистров 7 сдвига, тактовые входы которых объединены и подключены к шине 5 тактирования.

Выходы разрядов всех регистров 7 сое-55 .динены с входами соответствующих элементов ИЛИ 8, выходы которых подключены к вхоцам сумматора 11.

В основе работы дельта-декодера лежит следующий метод цифровой обработки дельта-модулированного сигнала (фиг. 2).

Если наклон передаваемого сигнала равен величине о то его аппроксимация на приемном конце линии связи может быть произведена двумя положительными и одной отрицательнбй ступеньками Е аппроксимации, когда напряжение на интеграторе возрастает на величину + Е при интегрировании положительного импульса и падает на величину — 8 при .интегрировании отрицательного. Аналогично формируются и остальные наклоны: для наклона S, обработано (1+2) положительных и один отрицательный импульсы. Однако наклон формируется и таким образом а s

5+8 -8 = — -+ — -+ — — =3

3 3 3 т.е. необходимо проинтегрировать три положительных импульса с амплитудами вЂ, где Y — амплитуда исходч ного положительного имгульса. Для аппроксимации наклона Ж 1 нужно проинтегрировать пачку из четырех едиv ниц с амплитудоч — и т.д.

Для формирования наклона

1 необходимо пачку из 1 положительных импульсов амплитудой ч удлинить на один период тактовой частоты, т.е. сделать ее длину равной (+1) положительных импульсов и затем откалибровать амплитуду импульсов в этой пачке по закону (1 -1)V +1

Наклон другого знака формируется анаI логично: пачка из 1 отрицательных импульсов (амплигудой — V ) удлиняется до (1+1) и калибруется по амплиту де (e -1) V

1+1

Дельта-декодер работает следующим образом.

Информация, поступающая на вход дельта-декодера с тактовой частотой (4) в виде дельта-модулированного сигнала (5), записывается в регистр

1 сдвига и последовательно продвигается по нему " помощью тактовых импульсов (8-k). При этом на входах! 1811

3 элементов И 6 преобразователя 2 появляются сигналы, соответствующие двоичным комбинациям, указанным в вертикальных колонках (фиг. 3 в, А ).

Элементы И 6 выделяют те из двоичных комбинаций, которые соответствуют соединениям их входов с вьжодами регистра 1. На фиг, 3 g, n представлены эпюры выходных сигналов элементов И 6 с второго по пятый. Эти сиг- 10 калы поступают на входы соответствующих регистров 7 сдвига преобразователя 2. В этих регистрах 7 и происходит удлинение той или иной двоичной комбинации на один тактовый период.

Сигналы с выходов регистров 7 сдвига объединяются на соответствующих элементах ИЛИ 8 (фиг. Зм-n), Сигналы с второго и третьего элементов ИЛИ 8 поступают на соответствующие калибраторы 10 амплитуд непосредственно, а с четвертого и пятого — через инверторы 9, меняя

)2 4 полярность. После калибровки по амплитуде сигналы суммируются на сумматоре 11, на выходе которого формируется многоуровневый сигнал (фиг.3p).

С интегратора 3 снимается аппроксимированный сигнал (фиг. 3 с ), более точно повторяющий передаваемое сообщение, т.е. преобразование производится с более высокой достоверностью.

В примере (фиг. 1) пачки из четырех и более одинаковых элементов не калибруются (выходы первого и шестого элементов ИЛИ 8 подключены к входам сумматора 11 без калибраторов

10), так как выигрыш по достоверности оказывается меньше, чем для двух и трехэлементных пачек. Однако при введении аналогичных элементов для обработки четырех-, пяти- и более элементных пачек можно расширить динамический диапазон преобразуемых входных сигналов.

1181152 и, Фиа t

Ф

C

ВНИИПИ даказ 5949/60 Тираж 871 Подписное филиал ППП "Патент" r Ужгород ул Проектная 4