Цифровой фазометр

Цифровой фазометр

Иллюстрации

Показать все

Реферат

 

. ЦИФРОВОЙ ФАЗОМЕТР, содержащий два идентичных канала, каждьй из которых содержит последовательно соединенные блок стробирования, аналого-цифровой преобразователь, оперативно-запоминающий блок и последовательно соединенные цифроаналоговый преобразователь k фильтр нижних частот, первый вход каждого из каналов соединен с первым входом блока стробирования и соответственно с первой и второй входной клеммой устройства , второй вход каждого из канаггов соединен с вторым входом блока стробирования и выходом блока формирования и распределения строб-импульсов. вход которого соединен с второй входной клеммой устройства, выход каждого из каналов соединен с выходом соответствующего фильтра нижних частот и с соответствующими входами нуль-индикаторГа, выход которого соединен с входом цифрового индикатора через блок меры фазового сдвига, выходы которого соединены с третьими входами каждого из каналов, соединенными с вторыми входами соответствующих оперативных запоминающих блоков, отличающийся тем, что, с целью повышения точности путем уменьшения погрешности, вызванной нелинейными искажениями входных сигналов, в каждый канал введены регистр памяти и сумматор, входы которого, один непосредственно , а второй через регистр памяти подсоединены к выходу оперативного запоминающего блока, выходы сумматора, кроме выхода мпадшего разряда, подсоединены к входу цифроаналогового преобразователя, вход записи регистра памяти подключен к второму входу оперативного запоминающего блока.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН ()9) (!1) (51)4 С 01 R 25/08

ГОСУДАРСТБЕННЫЙ НОМИТЕТ СССР

ПО делАм изоБРетений и ОтнРытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н авто скому свидеткпьствм

ВСЕСОЮЗНАЯ

13,",;.„„"..",.:„13

НЬАЙ6ТЕКА (21) 3661552/24-21 (22) 09.11.83 (46) 30.09.85. Вюл. М- 36 (7?) Н.В. Сандрацкий, В.Н. Шпилька, В.М. Вовк и А.И, Фендриков (53) 621.317.77(088.8) (56) Авторское свидетельство СССР

)1 - 754326, кл. G 01 R 25/08, 1978.

Авторское свидетельство СССР

))- 759980, кл. G 01 R 25/08, 1978. (54) (57) ЦИФРОВОЙ ФАЗОМЕТР, содержащий два идентичных канала, каждый из которых содержит последовательно соединенные блок стробирования, аналого-цифровой преобразователь, оперативно-запоминающий блок и последовательно соединенные цифроаналоговый преобразователь И фильтр нижних частот, первый вход каждого из кана-, лов соединен с первым входом блока стробирования и соответственно с первой и второй входной клеммой устройства, второй вход каждого из каналов соединен с вторым входом блока стробирования и выходом блока формирования и распределения строб-импульсов, вход которого соединен с второй входной клеммой устррйства, выход каждого из каналов соединен с выходом соответствующего фильтра нижних частот и с соответствующими входами нуль-индикатора, выход которого соединен с входом цифрового индикатора через блок меры фазового сдвига выходы которого соединены с третьими входами каждого из каналов, сосдиненными с вторыми входами соответствующих оперативных запоминающих блоков, отличающийся тем, что, с целью повышения точности путем уменьшения погрешности, вызван ной нелинейными искажениями входных сигналов, в каждый канал введены регистр памяти и сумматор, входы которого, один непосредственно, а второй через регистр памяти подсоединены к выходу оперативного запоминающего блока, выходы сумматора, кроме выхода младшего разряда, подсо единены к входу цифроаналогового преобразователя, вход записи регистра памяти подключен к второму входу оперативного запоминающего блока.

1182

Изобретение относится к фазоизме- рительной технике и может быть использовано при создании высокоточных цифровых фазометров для широкого диапазона частот.

Цель изобретения — повышение точности измерения путем уменьшения погрешности, вызванной нелинейными искажениями входных напряжений.

19

На чертеже представлена структурная схема устройства.

Фазометр содержит блок 1 распределения и формирования строб-импульсов, два идентичных канала 2 и 3, нуль- индикатор 4, блок 5 меры фазовых сдвигов и цифровой индикатор 6.

Каждый канал выполнен в виде последовательно соединенных блока 7 стробирования, аналого-цифрового преоб- 2р разователя (АЦП) 8, оперативного запоминающего блока 9, последовательно соединенных цифроаналогового преобразователя (ЦАП) 10 и фильтра 11 нижних частот, блок 12 цифрового усреднения кода образуют регистр 13 памяти и многоразрядный сумматор 14.

Первый вход канала 2 соединен с первым входом блока 7 стробирования и соответственно с первой входной клеммой устройства, второй вход канала 2 — с вторым входом блока 7 о стробирования и выходом блока 1 формирования и распределения. строб-импульсов, вход которого подключен к второй входной клемме устройства, 35 выход канала 2 соединен с выходом . фильтра 11 нижних частот и соответствующим входом нуль-индикатора 4, выход которого подключен к входу цифрового индикатора 6 через блок 5 меры фазового сдвига, выход которого соединен с третьим входом канала 2, соединенным с вторым входом оперативного запоминающего блока 9. Входы сумматора 14, один непосредствейно, а второй через регистр 13 памяти, подсоединены к выходу оперативного запоминающего блока 9, выходы сумматора 14, кроме выхода младшего раз-@ ряда — к выходу ЦАП 10. Вход записи регистра 13 памяти подключен к второму входу оперативного запоминающего блока 9, Устройство работает следующим 55 образом.

Один из входных. сигналов поступает на блок 1, в котором формируют436 2 ся строб-импульсы, следующие с периодом где Тs — период входного сигнала, 1, 2, 3.. ° и — число вЫцеляемых выборок, входного сигнала.

Величина п1 выбирается из условия готовности АЦП 8 проводить изме,рение Тс т о,„ (гдето „- максимальное время измерения одной выборки в АЩф

Если сравниваемые по фазе напряжения имеют вид

0, Uùsin (сй Ч ; U =Uò sin и то блоками 7 в моменты появления строб-импульсов фиксируются соответственно напряжения (выборки) где 1 = О, 1, 2,... — порядковый номер строб-импульса.

Эти величины — уровни постоянного напряжения, соответствующего мгновенным. значениям входных сигналов в моменты стробирования. Запомненные напряжения выборок поступают на входы АЦП 8 и дальше в виде кодов — на оперативно запоминающие блоки 9. Таким образом, производится дискретизация во времени и квантование по уровню исследуемых напряжений, а также запоминание кодов выборок в моменты дискретизации.

Кодовыми сигналами адреса, вырабатываемыми блоком 5 меры фазовых сдвигов, осуществляется последовательное циклическое считывание этих кодов с тактовой частотой Гт и подача их через блоки 12 цифрового усреднения на цифро-аналоговые преобразователи 10, на выходе которых формируются переменные (частота

F "- 1- /„) напряжения.

Основные гармоники этих напряжений, выделенные фильтрами 11

@610 11

I / н

0,*U з n(A--„ qq, II

П 5111 и Г т

0 =0 siin(at,--„++y»

Составитель Н.Агеева

Редактор Л.Пчелинская Техред А.Бабинец Корректор М.Пожо

Заказ 6101/44

Тираж 747 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

3 11 где .Я = 2i; Р— круговая частота выходных напряжений меры фазовых сдвигов и — начальные. фазы этих напряжений.

Разность фаз (= (1,- у выходных напряжений блока 5 меры изменяется при помощи управляющих сигналов нуль-индикатора 4. При достижении синфаэности напряжений на входах нуль-индикаторов 4 выполняется равенство (= <р, т.е. значение измеряемого фазового сдвига определяется сдвигом фаз у напряжений блока 5 меры, который индуцируется цифровым индикатором 6.

Регистр 13 памяти и сумматор 14 предназначены для подавления высших гармоник в спектрах входных сигналов фазометра.

Рассмотрим процесс исключения второй гармоники на примере одной выборки, например p --й".

Пусть ее начальная фаза совпадает с начальной фазой основной гармоники. В этом случае i -ю выборку ис.каженного сигнала, соответствующую

82436 4 моменту (; = ; лежащему, например, в третьей четверти периода Т сигнала в оперативно-запоминающем блоке 9, можно представит кодом (-", + М ), B смещенную QTHocHTeJIBHo

tl .1-й на половину периода (1 - — )-ю

КОДОМ (+Н + Й2) ГДе М И Nz ВЕЛЯ ды первой и второй гармоник в код выборки. В начале I -ro такта (длительностью Г = 4Т),>

13 памяти записывается код (- N,+ IJz).

В течение остальной части такта из блока 9 на инверсный вход сумматора 14 поступает код (i — -" )-й выборки. В сумматоре 14 выполняется алгебраическое суммирование кодов выборок. Выходной код снимается со старших разрядов сумматора (исключая младший и включая разряд переполнения), что соответствует делению кода суммы на два. Выходной код блока 14, равный — N> поступает на ЦАП 10. Аналогично устраняют вторую гармонику в остальных выборках входного сигнала и другие четные гармоники.