Устройство для воспроизведения функций

Устройство для воспроизведения функций

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее счетчик номеров участков, соединенш 1й выходом с информационным входом регистра номера участка и с первой группой адресных входов первого блока памяти , выход . кода узловых значений аргумента которого подключен к вычитающему входу блока вычитания, подключенному выходом разности к информационному входу регистра приращенчй аргумента, выход счетчика степени полинома подключен к первому входу блока сравнения и первой группе адресных входов второго блока памяти, подключенного второй группой адресных входов к выходу регистра номера участка, выход блока умножения подключен к первому входу сумматора, выход которого подключен к информационному входу буферного регистра, элемент задержки, генератор тактовых импульсов, единичный вход триггера является входом запуска устройства, выход регистра результата является выходом устройства, о.т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены первый и второй регистры номера функции, регистр текущих значений аргумента, регистр степени полинома, третий блок памяти, два дешифратора нуля, два коммутатора, группа элементов И, четыре элемента И и элемент ИЛИ, информационные входы регистра тек5шщх значений аргумента и первого регистра номера функции являются соответственно первым и вторым информационными входами устдойства , выход .регистра текущих значений аргумента подключен к суммирующему входу блока вычитания и к первой группе адресных входов третьего блока памяти, вторая группа адресных i входов которого подключена к выходу первого регистра номера функции, ин (Л формационному входу второго регистра номера функции и второй группе адресных входов первого блока памяти, сое-, диненного выходом кода степени полинома с информационным входом регистра степени полинома, выход которого подключен к второму входу блока срав00 нения и входу первого дешифратора ную ля, выход второго регистра номера О1 функции подключен к третьей группе 00 адресных входов второго блока памяти, о выход кода коэффициен1 ов которого подключен к первым группам информационных входов первого и второго коммутаторов и к первому входу блока эле- . ментов И, выход второго коммутатора подключен к первому входу блока умножения , соединенного вторым входом с выходом регистра приращений аргумента , а выходом - с информационным входом буферного регистра, подключенного выходом к второй группе информационных входов второго коммутатора, управляющий вход которого подключен

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ .РЕСПУБЛИК

А (sl)4 G 06 Р 15/31

«q,/

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21) 3732057/24-24 (22) 25.04.84 (46) 30.09.85. Бюл. № 36 (7?) С.В.Казинов (53) 681.335(088. 8) (56) Авторское свидетельство СССР

¹ 783778, кл. G 06 Р 1/02, 1979.

Авторское свидетельство СССР

¹ 947847, кл. G 06 F 1/02, 1980. (54) (57) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИЙ, содержащее счетчик номеров участков, соединенный выходом с информационным входом регистра номера участка и с первой группой адресных входов первого блока памяти, выход кода узловых значений аргумента которого подключен к вычитающему входу блока вычитания, подключенному выходом разности к информационному входу регистра приращенчй аргумента, выход счетчика степени полинома подключен к первому входу блока сравнения и первой группе адресных входов второго блока памяти, подключенного второй группой адресных входов к выходу регистра номера участка, выход блока умножения подключен к первому входу сумматора, выход которого подключен к информационному входу буферного регистра, элемент задержки, генератор тактовых импульсов, единичный вход триггера является входом запуска устройства, выход регистра результата является . выходом устройства, о.т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введены первый и второй регистры номера функции, регистр текущих значений

„„SU„„1 l 82539 аргумента, регистр степени полинома, третий блок памяти, два дешифратора нуля, два коммутатора, группа элементов И, четыре элемента И и элемент ИЛИ, информационные входы регистра текущих значений аргумента и первого регистра номера функции являются соответственно первым и вторым информационными входами устройства, выход .регистра текущих значений аргумента подключен к суммирующему входу блока вычитания и к первой группе адресных входов третьего блока памяти, вторая группа адресных входов которого подключена к выходу первого регистра номера функции, информационному входу второго регистра номера функции и второй группе адресных входов первого блока памяти, сое-, диненного выходом кода степени полинома с информационным входом регистра степени полинома, выхоц которого подключен к второму входу блока сравнения и входу первого дешифратора нуля, выход второго регистра номера функции подключен к третьей группе адресных входов второго блока памяти, выход кода коэффициент ов которого подключен к первым группам информационных входов первого и второго коммутаторов и к первому входу блока эле- . ментов И, выход второго коммутатора подключен к первому входу блока умножения, соединенного вторым входом с выходом регистра приращений аргумента, а выходом — с информационным входом буферного регистра, подключенного выходом к второй группе информационных входов второго коммутатора, управляющий вход которого подключен

1182539 к выходу первого дешифратора нуля и второму информационному входу блока элементов И, выход которого нодклю-: чен к второму входу сумматора, выход второго дешифратора нуля подключен к управляющему входу первого коммутатора, вторая группа информационных входов которого подключена к выходу сумматора, а выход подключен к информационному входу регистра результата, первый выход генератора тактовых импульсов соединен с тактовым входом триггера и первым входом первого элеме. та И, второй выход генератора такт.... импульсов подключен к первым входам второго и четвертого элементов И, прямой выход триггера подключен к вторым входам первого, четвертого элементов И и входам синхронизации регистров номера функции и регистра текущих значений аргумента, прямой и инверсный знакОвые выходы блока вычитания подключены к третьим входам соответственно первого и четвер1

Изобретение относится к автоматике и вычислительной технике, в частности к полиномиальныМ сплайн-аппроксиматорам, и может быть использовано в автоматизированных системах управления при воспроизведении широкого класса функциональных зависимостей независимого аргумента.

Цель изобретения — повышение быстродействия устройства.

На чертеже изображена функциональная схема устройства для воспроизведения функций.

Устройство для воспроизведения функций содержит регистр 1 текущих значений аргумента, регистр 2 приращений аргумента, регистр. 3 степени полинома, регистр 4 результата, регистр 5 номера участка, три блока

6-8 памяти, блок 9 вычитания, счетчик 10 степени полинома, счетчик 11 номеров участков, генератор 12 так" товых импульсов, блок 13 сравнения, триггер 14, два дешифратора 15 и

16 нуля, два коммутатора 17 и t8, 5

t0

25 того элементов И, выход первого элемента И подключен к счетному входу счетчика номеров участков, выходы

"Больше" и "Равно" блока сравнения подключены соответственно к второму входу второго элемента И и первому входу третьего элемента И, соединенного с четвертым входом четвертого элемента И, выход которого соединен с входом синхронизации регистра приращения аргумента, регистра номера участка, регистра степени полинома, регистра номера функции, счетчика степени полинома, первому входу элемента ИЛИ и входу сброса триггера, выход второго элемента И подключен к счетному входу счетчика степени полинома и второму входу элемента ИЛИ, выход которого через элемент задержки подключен к входу синхронизации буферного регистра и к второму входу третьего элемента И, выход которого подключен к входу синхронизации регистра результата.

2 элемент ИЛИ 19, четыре элемента И

20-23, блок 24 умножения, сумматор

25, буферный регистр 26, элемент 27 задержки, блок 28 элементов И, первый 29 и второй 30 регистры номера функций.

Принцип действия устройства для воспроизведения функций основан на кусочно-полиномиальной сплайн-аппроксимации воспроизводимых функций при произвольном характере разбиения на участки аппроксимации и задания степени полинома на каждом из участков аппроксимации.

Устройство работает следующим образом.

В исходном состоянии обнулены регистры 1-5, а также регистры 29 и

30, счетчики 10 и 11 и триггер 14 (цепи .приведения в исходное состояние на блок-схеме не изображены).

В блок 6 памяти записаны коды узловых значений абсцисс х; воспроизво " димых функций y=f>(x) и ст"пеней m.. аппроксимирующих полиномов (где j

1182539 номер воспроизводимой функции, номер участка аппроксимации). В блок 7 памяти записаны коды коэффициентов А < аппроксимации (e=0 ш1.), (1j )

11 а в блок 8 памяти — коды i предва- 5

) рительной установки адресов счетчика 11.

Работа устройства начинается подачей пускового напряжения на единичный вход триггера 14. После прихода на тактирующий вход триггера 14 импульса с первого выхода генератора 12 триггер переключается в единичное состояние (триггер 14 переключается задним фронтом тактового импульса).

Сигнал с выхода триггера 14 поступает на управляющие входы регистров 1 и

23,первый вход элемента И 20 и третий вход элемента И 23. В регистры 1 и

29 заносятся коды текущих значений аргумента х и номера j воспроизводимой функции. Код аргумента с выхода регистра 1 поступает на первый (суммирующий) вход блока 9 вычитания.

В соответствии с кодом старших разрядов аргумента и кодом номера функции, поступающими на адресные входы блока 8 памяти, из блока памяти в счетчик 11 считывается код i+ пред) варительной установки. Этот код соот-30 ветствует номеру участка аппроксимации, узловое значение абсциссы х„"

+ которого является наибольшим из всех узловых значений абсцисс, для которых выполняется неравенство х ° .((х), 1i где (х ) — текущее значение аргумента, в младших разрядах которого записаны единицы (узловые значения абсцисс записаны в блок б памяти упорядоченно по возрастающей последовательности). 40

В соответствии с кодами, поступающими на адресные входы блока 6, на его выходы считываются параметры аппрок° % симации для i -ro участка. В блоке 9 формируется разность между текущим 45 значением аргумента и узловым значением абсциссы с первого выхода бло.ф ка 6 памяти. Если эта разность (х-х )

1)) отрицательна, то на прямом выходе знакового разряда блока 9 вычитания 50 появляется единичный сигнал, отпирающий элемент И 20. Тактовые импульсы с первого выхода генератора 12 начинают поступать на счетный (вычитающий) вход счетчика 11 и осуществлять. у последовательную выборку из блока 6 памяти узловых значений абсцисс и степеней полиномов. После того, как с первого выхода блока 6 памяти в блок 9 вычитания поступит код узловой абсциссы х текущего участка аппрок111 симации, для которого x e (x, х;„ 1), 1Ч на прямом выходе знакового разряда блока 9 появится нулевой сигнал, запирающий элемент И 20, Одновременно с этим единичный сигнал с инверсного выхода знакового разряда блока 9 (единица на инверсном выходе формируется при положительных и нулевых значениях разности) поступает на четвертый вход элемента И 23. Поскольку на. первом и третьем входах элемента И 23 присутствуют единичные сигналы с выхода "Равно" блока 13 и выхода триггера 14, то тактовый импульс с второго выхода генератора 12 (генератор вырабатывает две синхронизированные друг с другом последовательности тактовых импульсов с частотами следован 10 и 102 для которь|х выО1 соотношение f o< =kf 02, k=1 2,3...) пройдет на выход элемента И 23. Выходной импульс элемента И 23 поступает на управляющие входы регистров 2,3,5,30 и счетчика

10, первый вход элемента ИЛИ 19 и вхбд принудительного обнуления триггера 14 (R<-типа с тактируемым S входом), При этом в регистры 2,3,5 и 30 будут записаны коды (х-х")

11

m;> и j соответственно, подтвердится нулевое состояние счетчика 10, и задним фронтом импульса с выхода элемента И 23 триггер установится в нулевое состояние.

Если устройство работает в режиме асинхронного обмена (на единичный вход триггера 14 пусковое напряжение подается непрерывно), то после обнуления триггера 14 и появления на выходе элемента И 23 нулевого сигнала триггер 14 под воздействием очередного тактового импульса с первого выхода генератора 14 вновь перейдет в единичное состояние, разрешая считывание новых значений кода аргумента и номера функции и определение соответствующих параметров аппроксимации. Однако разрешение на считывание новых кодов приращения аргумента, .степени полинома, номера участка и номера функции в регистры

2 3 5 и 30 будет дано только после завершения процедуры вычисления текущего значения функции.

1187539

Вычисление текущего значения функции осуществляется следующим образом.

Если на данном участке аппроксимации функция воспроизводится поли 5 номом нулевой степени,=A< i, то с второго выхода блока 6 памяти в регистр 5 будет записан нулевой код.

При этом выходным сигналом дешифратора 15 нуля (выполненного, например, 10 на элементе ИЛИ) коммутатор 17 под- . ключит информационный вход регистра

4 к выходу блока 7 памяти, элемент И

22 будет открыт сигналом с выхода

"Равно" блока 13 сравнения, а эле- !5 мент И 21 будет закрыт сигналом с выхода "Больше" блока 13. Выходной импульс элемента И 23, поступивший на первый вход элемента ИЛИ 19, после задержки элементом 18 проходит 20 через элемент И 22 на управляющий вход регистра 4. В результате в регистр 4 записывается текущее значение функции, равное коэффициенту А 1, поступающему с выхода блока 7 памяти. 25

Если же на данном участке аппроксимации функция воспроизводится полиномом степени m"ôÎ, то в регистре 5

11 будет записано ненулевое значение кода степени. Поэтому выходным сигналом 30 дешифратора 15 коммутатор 17 подключит информационный вход регистра 4 к выходу сумматора 25. Единичным сигналом с выхода "Больше" и нулевым сигналом с выхода "Равно" блока 13 срав- 35 нения будет открыт элемент И 21 и закрыт элемент И 22 соответственно. Имульс, поступивший с выхода элемента И 23 на первый вход элемента ИЛИ 19,. проходит элемент ИЛИ 19 и элемент 27 40 задержки и поступает на вход синхронизации буферного регистра 26.

В начальный момент времени при нулевом состоянии счетчика .10 выходной сигнал дешифратора 16 нуля запирает 45 блок 28 элементов И и подключает первый вход блока 24 умножения через коммутатор 18 к выходу блока 7 памяти.

На выходе блока 24 умножения и соответственно на.выходе сумматора 25 щ

1 устанавливается код, равный произведению приращения (х-х,. ) с выхода ре1) гистра 2 на значение старшего коэффициента А, 11 аппроксимации с выхода блока 7 памяти. Этот код записывается по заднему фронту тактирующего импульса в регистр 26.

Далее при наличии единичного сигнала на выходе "Больше" блока 13 сравнения на выход элемента И 21 начинают поступать тактовые импульсы с второго выхода генератора,12. Импульсы с выхода элемента И 2 1 поступают на счетный (суммирующий) вход счетчика 10 и второй вход элемента ИЛИ 19.

Первый из этих импульсов изменяет состояние счетчика. 10, в результате изменяется состояние выходного сигнала дешифратора 16. Первый вход блока

24 умножения подключается к выходу регистра 26, а первый вход сумматора

25 — к выходу блока 7 памяти. Код регистра 26 умножается в блоке 24 на код приращения аргумента регистра 2, полученное произведение суммируется в сумматоре 25 с кодом следующего значения А коэффициента аппроксима-.

Я) ции блока 7 памяти и записывается в регистр 26 по заднему фронту импульса с выхода элемента 27 задержки.

Укаэанные действия продолжаются до тех пор> пока значения кодов регистра 5 и счетчика 10 не станут равными друг другу. В этом случае состояния выходов блока 13 сравнения кодов изменяются на противоположные, Элемент И 21 запирается нулевым сигналом с выхода "Больше" блока 13, а единичный сигнал с выхода "равно" блока 13 подает на первый вход элемента И 23 разрешение на начало нового цикла вычислений и отпирает элемент И 22. Тактирующий импульс с выхода элемента 27 задержки проходит через элемент И 22 наюуправляющий вход выходного регистра 4, записывая в него выходной код сумматора 25, равный у(...,. (А 1gх+А „ ) ьх+...

+А ;.,) ь х+Аш„,, где Ах=х-х1> .

1182539

Составитель Н. Зайцев

Редактор Е.Копча Техред С.Мигунова Корректор И. Эрдейи!

Заказ 6109/49 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4