Устройство для сопряжения двух электронных вычислительных машин (эвм)

Устройство для сопряжения двух электронных вычислительных машин (эвм)

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН (ЭВМ), содержащее два блока усиления , первый дешифратор, блок формирования управляющих сигналов, первые коммутатор, регистр управления и блок прерывания, причем первый выход первого блока усиления соединен с интерфейсной шиной первой ЭВМ, а второй выход - с первым входом первого регистра управления, второй вход которого соединен с первым выходом блока формирования управляющих сигналов, второй выход которого и первьш выход второго блока усиления подключены к интерфейсной шине второй ЭВМ, первые входы первого и второго блоков усиления подключены к выходу первого, коммутатора, первый вход первого дешифратора и первый вход первого блока прерывания соединены с интерфейсной шиной первой ЭВМ, отличающееся тем, что, с целью повьшения пропускной способности устройства, в него введены вторые коммутатор, дешифратор, регистр управления и блок прерывания, буферный регистр, два регистра адреса, регистр счета, блок управления передачей , блок управления шиной первой ЭВМ и блок управления шиной второй ЭВМ, причем первый выход первого дешифратора, второй вход первого блока усиления,, первые выход и вход блока управления шиной первой ЭВМ соединены с интерфейсной шиной первой ЭВМ, третий вход первого блока усиления соединен с третьим выходом блока формирования управляющих сигналов, четвертьй вход - с выходом первого регистра адреса и первым информацион§ ным входом первого коммутатора, а третий выход соединен с вторым входом (Л первого дешифратора и с первым входом блока формирования управляющих сигналов, второй выход первого дешифратора подключен к второму входу блока формирования управляющих сигналов , третьим входом соединенного с первым входом второго дешифратора и вторым выходом второго блока усиления , вторые входы вторых дешифратора и блока усиления, первые входы и выходы второго блока прерывания и блока управления шиной второй ЭВМ соединены с интерфейсной шиной второй ЭВМ, третий вход второго блока усиления соединен с четвертым выходом блока формирования управляющих сигнал bjB, а второй выход соединен с первым входом второго регистра управления и первым информационным входом второго коммутатора, четвертый вход блока формирования управляющих сигналов подключен к выходу второго дешифратора, пятый вход - к первому выходу блока управления передачей, пятый и шестой выходы соединены со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (I 9) (11) (51)4 G 06 F 13/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3730781/24-24 (22) 16.04.84 (46) 23.10.85. Бюл. № 39 (71) Всесоюзный научно-исследовательский институт.электроиэмерительных приборов (72) 1 .Л.Мильман (53) 681.325(088.8) (56) Малые ЭВМ и их применение./Под ред. Б.Н.Наумова. M.: Статистика, 1980, с. 119-127.

Авторское свидетельство СССР № 809147, кл. G 06 F 3/04, 1979. (54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ДВУХ ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН (ЭВМ), содержащее два блока усиления, первый дешифратор, блок формирования управляющих сигналов, первые коммутатор, регистр управления и блок прерывания, причем первый выход первого блока усиления соединен с интерфейсной шиной первой ЭВМ, а второй выход — с первым входом первого регистра управления, второй вход которого соединен с первым выходом блока формирования управляющих сигналов, второй выход которого и первый выход второго блока усиления подключены к интерфейсной шине второй ЭВМ, первые входы первого и второго блоков усиления подключены к выходу первого. коммутатора, первый вход первого дешифратора и первый вход первого блока прерывания соединены с интерфейсной шиной первой 3ВМ, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности устройства, в него введены вторые коммутатор, дешифратор, регистр управления и блок прерывания, буферI ный регистр, два регистра адреса, регистр счета, блок управления передачей, блок управления шиной первой ЭВМ и блок управления шиной второй ЭВМ, причем первый выход первого дешифратора, второй вход первого блока усиления,. первые выход и вход блока управления шиной первой 3ВМ соединены с интерфейсной шиной первой

3ВМ, третий вход первого блока усиления соединен с третьим выходом блока формирования управляющих сигналов, четвертый вход — с выходом первого регистра адреса и первым информационным входом первого коммутатора, а третий выход соединен с вторым входом первого дешифратора и с первым входом блока формирования управляющих сигналов, второй выход первого дешифратора подключен к второму входу блока формирования управляющих сигналов, третьим входом соединенного с первым входом .второго дешифратора и вторым выходом второго блока усиления, вторые входы вторых дешифратора и блока усиления, первые входы и выходы второго блока прерывания и блока управления шиной второй ЭВМ соединены с интерфейсной шиной второй

ЭВМ, третий вход второго блока усиления соединен с четвертым выходом блока формирования управляющих сигналЬв, а второй выход соединен с первым входом второго регистра управления и первым информационным входом второго коммутатора, четвертый вход блока формирования управляющих сигналов подключен к выходу второго деШифратора, пятый вход — к первому выходу блока управления передачей, пятый и шестой выходы соединены со11 ответственно с управляющими входами второго и первого коммутаторов, седьмой выход — с вторым входом второго регистра управления, а восьмой выход — с входами управления записью буферного регистра первого и второго регистров адреса и регистра счета, информационные входы которых соединены с выходом второго коммутатора, второй информационный вход которого подключен к второму выходу первого блока усиления, входы установки первого и второго регистров управления подключены к второму выходу блока управления передачей, а выходы соответственно — к вторым входам первого и второго блоков прерывания, первому и второму входам блока управления передачей и второму и третьему информационным входам первого коммутатора, четвертый, пятый и шестой информационные входы которого соединены соответственно с выходами буферного регистра, второго регистра адреса и первым выходом регистра счета, третьи вход и выход блока управления передачей соединены соответственно с вторыми выходом и входом блока управления шиной первой ЭВМ, четвертые вход и выход — соответственно с вторыми выходом и входом блока управления шиной второй ЗВИ, пятый вход — с вторым выходом регистра счета, а пятый выход — с вторым входом записи буферного регистра и счетными входами регистра счета и первого и второго регистров адреса, причем блок управления передачей содержит десять элементов И, элс ент И-НЕ, два элемента И-ИЛИ, элемент НЕ, четыре триггера, элемент И-ИЛИ-НЕ, два формирователя импульсов, счетчик, дешифратор и генератор, причем первые и вторые входы дешифратора соединены соответственно с первым и вторым входами блока, первый вход первого элемента И, входы первого формирователя импульсов и элемента НЕ соединены с третьим входом блока, второй вход первого элемента И и первые входы второго элемента И и первого и второго элементов И-ИЛИ непосредственно, а первый вход элемента И-ИЛИ-HE через второй формирователь импульсов соединены с четвертым входом блока., первый, второй.и третий входы первого триггера соединены соответственно с выходами третьего и четверто87172 го элементов И и вторым выходом второго формирователя импульсов, первый, второй и третий входы второго триггера подключены соответственно к выходам пятого и второго элементов И и к первому входу третьего элемента И и первому выходу первого формирователя импульсов, вторым выходом соединенного с вторым входом элемен.та И-ИЛИ-HE первый, второй и третий входы третьего триггера подключены соответственно к выходам шестого и первого элементов И и первому выходу дешифратора, соединенного вто-, рым и третьим выходами соответственно с первыми входами четвертого и пятого элементов И, вторые входы которых подключены к выходу третьего триггера, вторым входам второго и третьего элементов И и первым входам седьмого и восьмого элементов И, выход второго триггера соединен с первым входом четвертого триггера и входом генератора, первые входы девятого и десятого элементов И соединены соответственно с выходами первого триггера и счетчика, подключенного первым входом к первому выходу генератора, а вторым входом — к выходу восьмого элемента И, второй вход которого соединен с выходом элемента И-ИЛИ-НЕ, третьим входом подключенного к вторым входам первого .и второго элементов И-ИЛИ и выходу четвертого элемента И, а четвертый входом — к выходу пятого элемента И, второму входу девятого элемента И и третьему входу первого элемента И-ИЛИ, четвертый вход которого соединен с выходом элемента НЕ, первый вход шестого элемента И соединен с первым выходом дешифратора, а второй вход — с пятым входом блока и вторым входом десятого элемента И, выход четвертого триггера подключен к третьему входу второго элемента И-ИЛИ и первому входу элемента И-НЕ, второй вход которого и второй вход седьмого элемента И соединены соответственно с вторым и третьим выходами генератора, второй вход четвертого триггера соединен с выходом седьмого элемента И, выходы первого элемента И-ИЛИ и элемента И-ИЛИ-НЕ образуют пятый выход блока, выходы четвертого и пятого элементов И, четвертый выход генератора первый въпсод дешифратора и

7 11871

Блок 5 формирования управляющих сигналов вырабатывает управляющие воздействия для блоков устройства и работает следующим образом (фиг.2).

При обращении одной из ЭВМ к устройству, например, в ТоМ случае, если вторая ЭВМ производит запись слова в один из регистров устройства, с входа 42 на входы элементов И-НЕ 30 (цепь 42а) поступает код адреса 10 регистра. На другие входы этих элементов, а также на вход элемента ИЛИ

31 с входа 43 поступает сигнал выборки устройства, разрешающий прохождение кода адреса через элементы ИНЕ 30 на вход дешифратора 27. На другой вход дешифратора подается управляющий сигнал единичноГо уровня с элемента ИЛИ 31. При этом на одном из выходов дешифратора вырабатывает- 20 ся сигнал, разрешающий прохождение сигнала записи по цепи 42б через один из элементов И 34 и 35 на один из.выходов 49 и 50, который связан с адресуемым регистром. 25

Если запись производится по команде от первой ЭВМ, то код адреса ре1 гистра поступает на вход дешифратора 27 по цепи 40а через И-НЕ 29. С входа 41 поступает сигнал. выборки 30 устройства, разрешающий формирование сигнала записи, а с входа 40— подается импульс записи (цепь 40б).

Так же при наличии сигналов записи и выборки от первой ЭВМ, поступающих на входы элемента И 21, на выходе последнего и соответственно через элемент ИЛИ 24, на выходе 44 появляется сигнал, управляющий работой коммутатора 3. Наличие сигнала (единичный уровень) означает, что выход

40 коммутатора 3 соединен с выходом блока 2, а при отсутствии сигнала (нулевой уровень) выход коммутатора 3 подключен к выходу блока 9.

l5

При выполненйи операции чтения регистра устройства одной из ЭВМ на выходе 47 через элементы И-НЕ 29 или 30, как это было описано для операции записи, поступает код регистра. Этот код управляет работой коммутатора 11, подключает его информационные входы к адресуемому регистру. Одновременно на входы элемента И 22 (если чтение производит первая ЭВМ) или элемента И 23 (если чтение производит вторая ЭВМ) подаются сигналы выборки и чтения. С вы72 8 хода этих элементов через элементы ИЛИ 25 или 26 на одном иэ выходов 45 или 46 появляется сигнал, разрешающий выдачу информации из регистра через соответствующий блок усиления на интерфейсную шину 3ВМ.

Элементы ИЛИ 32, И-НЕ 38 и элемент 37 задержки формируют на выходе 51 ответный синхросигнал при каждом обращении второй ЭВМ к устройству.

В режиме передачи информации, когда устройство осуществляет управление интерфейсными шинами ЭВМ, блок 5 формирует управляющие сигналы для блоков 2 и 9 и коммутаторов 3 и 11. Формирование указанных сигналов синхронизируется блоком 18.

С входа 39 сигналы синхронизации поступают на входы элементов ИЛИ 24 и 26 и элементы ИЛИ 25, вызывая появление сигналов на их выходах и, соответственно на выходах 44-46 блока. Наличие сигнала (единичный уровень) на выходах 45 и 46 означает переключение соответствующего блока усиления, связанного с данным выходом, в режим передачи информации на шину ЭВМ. Отсутствие сигнала (нулевой уровень) означает нахождение блоков усиления в режиме приема информации с шины. Сигнал, поступающий на вход элемента ИЛИ 24, управляет работой коммутатора 3.

Сигналы с входа 39 поступают на элементы И-НЕ 28, вызывая на выходе 47 установку кода, управляющего коммутатором 11.

Блок 18 управления передачей вырабатывает сигнал управления и синхронизации для блоков устройства в режиме внепроцессорной передачи и работает следующим образом (фиг.3).

Инициация режима внепроцессорной передачи начинается с появления на входах 76 и 77 кода направления передачи и сигнала запроса на передачу.

В этом случае, с первого выхода дешифратора 55 на выходы 82 и 84 посту" пает сигнал (единичный уровень), являющийся требованием для блоков 19 и 20 начать операции по захвату управления над интерфейсными шинами

ЭВМ. На втором или третьем выходах дешифратора 55 устанавливается сигнал,. определяющий направление передачи. Наличие сигнала (единичный уровень) на втором выходе означает передачу из первой ЭВМ во вторую.

9 11871

При наличии сигнала на третьем выходе происходит передача в обратном направлении. После завершения указанных операций по захвату управления над шинами на входах 78 и 79 и на входах элемента И 56 появляются сигналы единичного уровня, вызывающие установку триггера 63. При этом, на входах элементов И 60-65 и на связанных с ними входах сброса 10 триггеров 68-70 появляется уровень логической единицы, который разрешит работу триггеров блока.

Установка триггера 63 инициирует передачу первого слова.

Рассмотрим, например, передачу в направлении от первой ЭВМ ко вто рой. В этом случае блок 18 вырабатывает сигналы управления для реализации операции чтения на шине первой

ЭВМ, а затем для операции записи на шине второй ЭВМ.

После установки триггера 63 на выходе элемента И 61 появляется единичный уровень сигнала, который поступает на счетный вход триггера 68 и вызывает его установку. Единичный уровень сигнала с выхода триггера 68 (цепь 83а) подается на вход блока 5, который обеспечивает выдачу адреса

30 из регистра 14 через блок 2 на шину 4 первой ЭВМ и подключение входного коммутатора 3 к блоку 2. Одновременно этот сигнал (цепь 82а) поступает в блок 19, который вырабатыва-З5 ет сигналы управления,и синхронизации, соответствующие операции чтения на шине первой ЭВМ. После получения сигнала синхронизации адресуемая ячейка выставляет данные на шину 4.и вырабатывает ответный синхросигнал, который через блок 19 поступает на вход 78 и через элемент НЕ 52 и элемент -HJIH 59на выход 81 блока. По переднему фрон-45 ту этого сигнала происходи запись .информации в буферный регистр 13. После окончания цикла чтения на шине первой ЭВМ с входа 78 по цепи 786 на вход одновибратора 54 поступает еди. ничный уровень сигнала. При этом, на выходах одновибратора 54 формиру- ются импульсы, которые через элемент И 60 сбрасывают триггер 68, завершая на этом цикл обращения к шине 4, и устанавливают триггер 69, который разрешает работу элементов управления шиной второй ЭВМ. Формиро1

72 !О вание управляющих воздействий при выполнении операций на шине второй

ЭВМ тактируется импульсами с генератора 58. Генератор 58 вырабатывает на своих выходах трехфазную последовательность сдвинутых относительно друг друга импульсов, обеспечивающих необходимые временные соотношения между интерфейсными сигналами. Последовательности импульсов формируются только в течение цикла обращения к шине 8 (при этом на выходе триггера 69 — единичный уровень).

Цикл обращения к шине второй ЭВМ начинается с выдачи адреса на шину.

Управляет выдачей адреса триггер 70, который устанавливается сигналом с выхода триггера 69, а сбрасывается тактовым импульсом с генератора 58.

С выхода триггера 70 сигнал (единичный уровень) через выход 83 поступает в блок 5, обеспечивая подключение регистра 15 к коммутатору 11 (сигнал по цепи 83в) и переключение блока 9 в режим передачи на шину (сигнал по цепи 836 через элемент И-ИЛИ 73). Одновременно на входе элемента И-НЕ 74 устанавливается единичный уровень, разрешающий прохождение тактового импульса с генератора 58 на выход 84.

Этим тактовым импульсом происходит запуск блока 20, который формирует необходимые интерфейсные сигналы управления и синхронизации. Сигнал синхронизации, формируемый блоком 20 в течение цикла обращения к шине, поступает также на вход 79 и через элемент И-ИЛИ 73 поступает на выход 83, обеспечивая выдачу слова данных из буферного регистра 13, через коммутатор 11 и блок 9 на шину второй ЭВМ, По сбросу сигнала синхронизации (на

1 выходе 796 нулевой уровень) на прямом и инверсном выходах одновибратора 53 формируются импульсы, один из которых через элемент И-ИЛИ-НЕ 67 и выход 81 поступает на счетные входы регистров 14-16, вызывая увеличение содержимого регистров 14 и 15 адреса и уменьшение содержимого регистра 16, а импульс с инверсного выхода одновибратора 53 вызывает установку триггера 68, инициируя новый цикл обращения к шине первой ЭВМ.

При осуществлении передачи в обратном направлении, от ЭВМ 2 к ЭВМ 1, цикл передачи слова состоит из операции чтения на шине 8 и операции записи на шине 4. Первый цикл пере11 выход элемента И-HE образуют четвер-! тый выход блока, выходы десятого элемента И и счетчика образуют второй выход блока, выходы первого и четвертого триггеров, девятого элемента И и второго элемента И-ИЛИ образуют первый выход блока, выходы первого триггера и пятого элемента И и первый выход дешифратора образуют третий выход блока, а блок управления шиной первой ЭВИ содержит два элемента И, четыре элемента И-НЕ, два элемента НЕ, формирователь импульса, три триггера и три элемента задержки, причем вход формирователя импульса и первый вход первого элемента И соединены с первым входом блока, входы сброса первого и второго триггеров, первый вход первого элемента И-HE первый и второй входы второго элемента ИНЕ и вход первого элемента задержки образуют второй вход блока, выходы первого, второго, третьего и четвертого элементов И-НЕ, второго элемента И и первого элемента HE образуют первый выход блока, выход первого элемента И соединен через второй элемент задержки с входом сброса третьего триггера, соединенного выходом с входом первого элемента НЕ, инверсный выход второго триггера соединен с вторым входом первого элемента И и первым входом третьего элемента И-НЕ, инверсный выход второго триггера, выходы третьего триггера и.первого элемента И образуют второй выход блока, выход формирователя импульса соединен с входом установки первого триггера, входом второго элемента НЕ и через третий элемент задержки — с первым входом второго элемента И, выход первого элемента задержки .подключен к выходу установки третьего триггера, инверсный выход первого триггера подключен к вторым входам первого и второго элементов И-НЕ, прямой выход первого триггера подключен к информационному входу второго триггера и второму входу третьего элемента И-НЕ, выход второго элемента НЕ соединен с синхровходом второго триггера, прямые выходы первого и второго триггеров подключены соответственно к первому и второму входам четвертого элемента И-НЕ, при этом блок управления шиной вто87172 рой ЭВМ содержит пять элементов НЕ, пять элементов И-НЕ, три триггера и два элемента задержки, причем входы первого и второго элементов НЕ

1 образуют первый вход блока, вход сброса первого триггера, соединенный с первым входом первого элемента ИНЕ, синхровход второго триггера и первые входы второго, третьего, четвертого элементов И-НЕ образуют второй вход блока, выходы второго, третьего, первого и пятого элементов И-НЕ, третьего и четвертого эле ментов НЕ образуют первый выход блока, прямой выход первого триггера соединен с входом четвертого элемента НЕ и информационными входами второго и третьего триггеров, прямой выход второго триггера соединен с входом третьего элемента НЕ и вторым входом четвертого элемента И: НЕ, инверсный выход третьего триггера, прямые выходы первого и второго триггеров, выход второго элемента НЕ образуют второй выход блока, выход первого элемента НЕ подключен к входу установки первого триггера и через первый элемент задержки — к первому входу пятого элемента И-НЕ, вход пятого элемента НЕ соединен с выходом второго элемента задержки и с входом сброса третьего триггера, а выход — с входом сброса второго триггера, выход ,четвертого элемента И-НЕ подключен к синхровходу третьего триггера, прямой выход которого соединен с . вторым входом второго и третьего элементов И-НЕ, инверсный выход первого триггера соединен с вторыми входами первого и пятого элементов И-НЕ, выход второго элемента НЕ соединен с входом второго элемента задержки, причем блок формирования управляющих сигналов содержит пять элементов И, пять элементов ИЛИ, три группы элементов И-НЕ, дешифратор, группу элементов И, группу элементов ИЛИ, элемент задержки и элемент И-НЕ, причем первые входы первого и второго элементов И, rtep-вого элемента HJIH и элементов И-НЕ первой группы соединены с вторым входом блока, вторые входы первого, Ъ второго элементов И, элементов И-НЕ первой группы и первые входы второго элемента ИЛИ и третьего элемента И соединены с первым входом блока, 11871 первые входы четвертого и пятого элементов И, элементов И-НЕ второй группы, третьего элемента ИЛИ, вторые входы второго и третьего элементов ИЛИ подключены к третьему входу блока, вторые входы четвертого элемента И, первого элемента ИЛИ, элементов И-НЕ второй группы и первый вход элемента И-НЕ подключены к четвертому входу блока, первые входы четвертого и пятого элементов ИЛИ и элементов ИЛИ группы, первые и вторые входы элементов И-НЕ третьей группы соединены с пятым входом блока, выходы четвертого и пятого элементов ИЛИ и элементов ИЛИ группы являются соответственно пятым, четвертым и третьим выходами блока, выходы третьего и пятого

;элементов И и элементовИ группы яв-. ляются соответственно первым, седь72

)дым и восьмым выходами блока, выход элемента И-НЕ является вторым выходом блока, выходы элементов И-НЕ первой, второй и третьей групп соединены с первым входом дешифратора и с шестым выходом блока, выходы первого, четвертого и второго. элементов И подключены соответственно к вторым входам четвертого и пятого элементов ИЛИ и элементов ИЛИ группы, выход первого элемента ИЛИ подключен к второму входу дешифратора, выход которого соединен с вторыми входами третьего и пятог6 элементов И и первыми входами элементов И группы, выход третьего элемента ИЛИ соединен через элемент задеожки с вторым входом элемента И вЂ” HE а выход второго элемента ИЛИ с вторым входами элементов И группы.

Изобретение относится к вычислительной технике и может быть исполь= зовано для сопряжения двух разнотипных электронных вычислительных машин (ЭВМ). 5

Цель изобретения — повьппение пропускной способности устройства пось редством реализации процедуры внепроцессорной передачи информации между сопрягаемыми ЭВМ. !О

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — функциональная схема блока формирования управляющих. сигналов, на фиг. 3— то же, блок управления передачей 15 на фиг. 4 — то же, блок управления шиной первой ЭВМ; на фиг. 5 — то же, блок управления шиной второй ЭВМ.

Устройство содержит первый дешифратор 1, предназначенный для распоз- 20 навания адреса устройства при обращении к нему со стороны первой ЭВМ, первый блок 2 усиления, второй коммутатор 3, осуществляющий коммутацию данных, поступающих от обеих ЭВМ.25 на входы адресуемых регистров устрой" ства, интерфейсную шину 4 первой

ЭВМ, блок 5 формирования управляющих сигналов, служащий для управления

I блоками устройства, первый регистр 6 управления, предназначенный для программного управления режимами работы устройства и контроля его состояния со стороны первой ЭВМ, первый блок 7 прерывания, реализующий процедуру прерывания программы первой

ЭВМ, интерфейсную шину 8 второй ЭВМ, второй блок 9 усиления, второй дешифратор 10, служащий для распознавания адреса устройства при обращении к нему со стороны второй ЭВМ, первый коммутатор 11, подключающий выходы программно-адресуемых регистров устройства на входы блоков уси ления, второй регистр 12 управления, предназначенный для программного упе равления режимами работы устройства и контроля его состояния со стороны второй ЭВМ, буферный регистр 13, используе!ый для хранения передаваемого слова, первый регистр 14 адреса, служащий, для хранения адреса передаваемого слова первой ЭВМ, второй регистр 15 адреса, служащий для хранения адреса передаваемого слова во второй ЭВМ, регистр 16 счета, служащий для хранения числа передаваемых слов, второй блок 17 прерыва3 11 ния, реализующий процедуру прерывания программы второй ЭВМ, блок 18 управления передачей, вырабатывающий сигналы управления и синхронизации для блоков устройства в режиме внепроцессорной передачи, блоки 19 и 20 управления шиной первой и второй ЭВМ, предназначенные дл ; управления шинами 4 и 8 в режиме внепроцессорной передачи.

Блок 5 формирования управляющих сигналов содержит (фиг. 2) первый, второй, четвертый элементы И 21-23, четвертый элемент ИЛИ 24, группу элементов ИЛИ 25, пятый элемент ИЛИ

26, дешифратор 27, третью, первую и вторую .группы элементов И-НЕ 2830, первый, третий элементы ИЛИ 31 и 32, третий и пятый элементы И 33 и 34, группу элементов И 35, второй элемент ИЛИ 36, элемент 37 задержки и элемент И-НЕ 38, пятый, первый, второй, третий и четвертый входы 3943 блока и пятый, третий, четвертый, шестой, первый, седьмой, восьмой и второй выходы 44-51 блока.

Блок 18 управления передачей содержит (фиг. 3) элемент НЕ 52, второй и первый формирователи 53 и 54 импульсов (одновибраторы), дешифратор 55, первый и шестой элементы И 56 и 57, генератор 58, первый элемент И-ИЛИ 59, третий, четвертый и пятый элементы И 60-62, третий триггер 63, второй, седьмой и восьмой элементы И 64-66,- эле-, мент И-ИЛИ-HE 67, первый и второй триггер 68 и 69, четвертый триггер 70, счетчик 71, девятый элемент И 72, второй элемент И-ИЛИ 73, элемент И-НЕ 74, десятый элемент И 75, первый — пятый входы 76-80 блока и пятый, третий, первый, четвертый и второй выходы 81-85 блока.

87172

5 t0

Блок 19 управления шиной первой

ЭВМ содержит (фиг. 4) формирователь 86 импульса (элемент И), первый элемент 87 задержки, первый элемент И 88, первый и третий триггеры 89 и 90, второй элемент 91 задержки, второй элемент НЕ 92, второй триггер 93, третий элемент 94 задержки, четвертый, третий и пер- вый элементы И-НЕ 95-97, второй элемент И 98, первый элемент НЕ 99, второй элемент И-НЕ 100, первый и второй входы 101 и 102 блока, первый и второй выходы 103 и 104 блока, 15

4

Блок 20 управления шиной второй

3ВМ содержит (фиг. 5) первый, пятый .и второй элементы НЕ 105-107, четвертый элемент И-НЕ 108, первый, второй и третий триггеры 109-111, первый и второй элементы 112-113 задержки, первый элемент И-НЕ 114, четвертый элемент НЕ 115, пятый элемент ИНЕ 116 третий элемент НЕ 117, тре;тий и второй элементы И-НЕ 118 и I19, первый и второй входы 120 и 121 блока и первый и второй выходы 122 и 1.23 блока.

Устройство работает следующим . образом.

Устройство осуществляет обмен информацией между двумя разнотипными

ЭВМ, одна из которых имеет интерфейс, например, типа "Общая шина" (ОШ), а другая — интерфейс, например, типа канала микроЭВМ "Электроника-60".

Любая передача информации между

ЭВМ подразделяется на три этапа: подготовка, передача и окончание. Передача может подготавливаться и инициироваться любой иэ ЭВМ.

I. Подготовка к передаче.

Подготовка к передаче заключается в записи в регистры устройства исходной информации об обмене. В регистры 14 и 15 записываюТся начальный адрес передаваемого массива в передающей ЭВМ и начальный адрес в ЭВМприемнике, куда этот массив должен быть записан. В регистр 16 счета заносится число передаваемых слов, а в один из регистров 6 или 12 управления — код направления обмена. Исходная информация может быть записана в регистры одной или обеими ЭВМ.

Рассмотрим, например, операцию записи в регистр устройства со стороны первой ЭВМ.

Процессор ЭВМ выставляет на шину 4 адрес одного из регистров, данные, которые требуется записать, сигналы управления и синхронизации. Че" рез блок 2 адрес поступает на дешифратор 1, на который также подается с общей шины 4 синхронизирукпщий сигнал. При совпадении адреса с заданным дешифратор 1 выдает сигнал выборки устройства в .блок 5 и ответный синхросигнал — на общую шину 4 первой

ЭВМ. Блок 5 вырабатывает сигнал записи в регистр, адрес которого определяется младшими разрядами адресного слова, поступающего в блок 5

1187172 иэ блока 2. Одновременно на информационный вход выбранного регистра че" рез блок 2 и коммутатор 3 .подается записываемое слово данных. Если запись происходит в регистр 6, то дан,,ные поступают непосредственно с блока 2, Запись в регистры устройства втоРассмотрим, например, передачу из первой ЭВМ во вторую. Передача каждого слова заключается в выполнении устройством операции чтения на шине 4 первой ЭВМ по адресу, записанному в регистре 14, и.операции записи на шине 8 второй ЭВМ по адресу, указанному в регистре 15. Операция чтения слова начинается с выдачи адреса (ячейка памяти или регистр периферийного устройства), содержимое которого нужно передать из регист45 ра 14 через блок 2 на шину 4 первой

ЭВМ. Одновременно блок 19 выставляет на шину 4 соответствующие сигналы управления и синхронизации, принятые для интерфейса первой ЭВМ. Считываемое слово через блок 2 и коммутатор 3 записывается в буферный регистр 13. После завершения операции чтения блок 18 посылает в блок ?О сигнал, инициирующий операцию записи. Адрес записи (ячейка памяти или регистр периферийного устройства) из регистра 15 и записываемое слово, 55 рой ЭВМ производится аналогично, но 1О в этом случае адрес устройства и данные поступают из канала 8 через второй блок 9 усиления и адрес распознается вторым дешифратором 10.

EI. Передача информации. 15

Передача информации инициируется установкой определенных разрядов в регистрах 6 и 12 управления. Блок 18 анализирует состояние этих разрядов и при их установке вырабатывает сиг- 20 налы требования передачи в блок 19 и блок 20, которые выставляют на связанные с ними шины 4 и 8 сигналы . запроса на внепроцессорную передачу, Далее блоки 19 и 20 осуществляют с 25 процессорами ЭВМ обмен сигналами по захвату управления над системными шинами в соответствии с требованиями интерфейсов сопрягаемых ЭВМ. После того, как функция управления интер- 30 фейсными шинами передача устройству, блок 18 инициирует передачу первого слова. I хранящееся в буферном регистре 13, через коммутатор 11 и блок 9 поступа ют на шину 8 второй ЭВМ. Блок 20 выI рабатывает необходимые. для реализации операции записи интерфейсные сигналы. В процессе перецачи слова .управление блоками 2 и 9, коммутаторами 3 и 11 осуществляется блоком 5 по импульсам синхронизации с блока 18.

После передачи слова по сигналам с блока 18 происходит увеличение содержимого регистров 14 и 15 и уменьшение содержимого регистра 16, затем инициируется передача следующего сло.— ва. Когда регистр 16 обнулится (т.е. ,заданное число передано), блок 18 снимает сигнал-тредование передачи, I поступающий в блоки 19 и 20. Последние в свою очередь снимают сигналы занятости интерфейсных шин 4 и 8, что означает возврат управления интерфейсами процессорам сопрягаемых ЭВМ.

Техническая реализация передачи слова информации в обратном направлении осуществлена аналогично, но в начале цикла передачи устройство производит операцию чтения на шине 8 второй ЭВМ, а затем операцию записи на шине 4 первой ЭВИ.

III. Окончание передачи.

Завершение передачи заданного количества слов сопровождается установкой определенных разрядов в регистрах 6 и .12 управления. В свою очередь установка этих разрядов может .вызвать прерывание одной или обеих ЭВМ (прерывание каждой ЭВМ разрешается программной установкой определенного разряда в "своем" регистре управления). Если прерывание разрешено, то блок 7 (17) прерывания выставляет на шину 4 (8) сигналы запроса на прерывание. Далее после обмена с процессорами ЭВМ сигналами, в соответствии с алгоритмом процедуры прерывания, принятым для каждого интерфейса сопрягаемых ЭВМ, выставляют ректор прерывания. Как правило, программа, обрабатывающая прерывание, производит считывание содержимого регистра управления, ана" лиз которого позволяет определить факт завершения передачи массива информации или возникшие при передаче ошибочные ситуации.

11 11 дачи начинается с установки тригге-"

:ра 69 сигналом с выхода элемента И 62. Дальнейшая работа элементов блока происходит аналогично описанной.

Сигналом для завершения работы блока является импульс обнуления регистра 16 счета, поступающий на вход 80 (пятый вход блока). При этом через элемент И 57 происходит сброс триггера 63 и сброс триггеров 68-70 в исходное состояние. Одновременно импульс с входа 80 через элемент И 75 и выход 85 сбрасывает в регистрах 6 и 12 управления разряды запроса на передачу и устанавливает разряды "Конец передачи".

Сброс разрядов запроса на передачу вызывает сброс сигнала на выходе дешифратора 55 и соответственно на выходах 82 и 84 блока;

В блоке 18 предусмотрена регистрация ошибочных ситуаций, возникающих при обращении к несуществующим адресам на шинах ЭВМ. Схема, регистрирующая ошибки, содержит два элемента И 66 и 75 и счетчик 71. На счетный вход счетчика постоянно с генератора 58 подается тактовая частота, а на вход сброса — импульсы с элемента И-ИЛИ-НЕ 67 (цепь 81б), которые формируются в конце каждого цикла передачи слова. Коэффициент пересчета счетчика таков, что он сбрасывается раньше, чем достигает своего переполнения. В том случае, когда происходит обращение к несуществующему адресу на шине ЭФМ устройство не получит ответный синхро» сигнал и блок зависнет не закончив текущего цикла. По истечении некоторого времени, определяемого частотой генератора 58 и коэффициентом пересчета счетчика 71, на выходе последнего появится импульс пе реполнения, который по цепи 85б установит в регистрах 6 и 12 определенные разряды ошибки, а через элемент И 75 (цепь 85а) сбросит в них разряды запроса на передачу, Блок 19 управления шиной осуществляет обмен интерфейснымисигналами с процессором первой ЭФМ по захвату управления над шиной 4 и формирование сигналов синхронизации и управления для выполнения операций по внепроцессорной передаче данных.

8717 l2

5

Блок 19 работает следующим образом (фиг. 4).

В исходном состоянии, при отсутствии сигнала требования на передачу, поступающего из блока 18 (в цепи 102а — нулевой уровень), триггеры блока 89, 90 и 93 поддерживаются в нулевом состоянии. При этом, хотя бы на одном из входов элементов И- .

НЕ 95-97 и 100, элементов И 98 и

НЕ 99, связанных по выходу с шиной

ЭВМ, находится нулевой уровень и блок 19 логически отключен от шины.

При поступлении с входа 102 сигнала требования на передачу (цепь 102а) начинается цикл захвата интерфейсной шины. На выходе элемента И-НЕ 97 появляется сигнал (низкий уровень) требования на внепроцессор ную передачу (в терминологии интерфейса "Общая шина" СМ ЭВМ-сигнал ЗПД). Процессор ЭВМ, получив этот сигнал, отвечает сигналом разрешения (РПД), поступающим на вход 101 (первый вход блока) по цепи 1.01а.

По переднему фронту сигнала РПД происходит установка триггера 89, формирование на выходе элемента И-НЕ 95 сигнала подтверждения (ПВБ) и сброс сигнала ЗПД, а по заднему фронту— устанавливается триггер 93 и на выходе элемента И-НЕ 96 формируется сигнал занятости шины (ЗАН). Одновременно сигнал е прямого выхода триггера 93 поступает через выход 104 в блок 18 ° На этом передача управления шиной 4 первой ЭВМ устройству завершается.

При выполнении циклов передачи из блока 18 на выход 102 поступают сигналы установки адреса (цепь 102б) и код операции (цепь 102в) ° На выходе элемента И-НЕ 100 устанавливается управляющий сигнал (UI) определяющий вид операции: чт