Устройство для определения средних значений сигналов (его варианты)

Устройство для определения средних значений сигналов (его варианты)

Иллюстрации

Показать все

Реферат

 

1. Устройство для определения средних значений сигналов, содержащее первый интегратор, гиперболический преобразователь, входную и выходную шины, шины управления и сброса, первый ключ, блок управления , соединенный первым выходом с шиной управления, вторым входом с шиной сброса, а выходом с первым управляющим входом первого ключа, отличающееся тем, что, с целью повьшения точности измерений , быстродействия и технологичности изготовления, а также снижения габаритов и массы, в него введены дифференциальный усилитель, аналоговый запоминающий блок, второй интегратор, второй ключ, а первый ключ выполнен трехпозиционным , причем выход первого интегратора соединен с одним из входов дифференциального усилителя, другой вход которого подключен к выходной шине и к выходу гиперболического преобразователя, а выход - к первому сигнальному входу первого ключа , второй сигнальный вход первого ключа соединен с вьгходом аналогового запоминающего блока, а выход - с сигнальным входом второго интегратора , сигнальный вход первого интегратора через второй ключ подключен к входной шине, вькод второго интегратора соединен с входом гиперболического преобразователя и с сигнальным входом аналогового запоминающего блока, входы сброса обоих интеграторов подключены к шнне сброса, а управляющие входы аналогового запоминающего блока, второго ключа и второй управляющий вход первого ключа соединены с шиной управления . 2. Устройство для определения средних значений сигналов, содержа-. щее первый интегратор, сигнальный вход которого подключен к входной шине,гиперболический преобразователь, выходную шину, шины управления и сброса, ключ, блок управления, соединенный первым входом с шиной управления , вторым входом с шиной сброса, а выходом с первьм управляющим входом ключа, отличающееся Tehi, что, с целью повышения точности измерений, быстродействия и технологичности изготовления , а также снижения габаритов и массы, в него введены дифференциальный усилитель, аналоговый запоминающий блок, второй интегратор, а электронный ключ выполнен трехпозиционным , причем выход первого интегратора соединен с одним из

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А (l 9) (I I) (SI)4 G О1 К 19/00

1."

OllMCAHHE ИЗОБРЕТЕНИЙ У

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABT0PCKOMV СВИДЕТЕЛЬСТВУ (21) 3530473/24-21 (22) 27. 12. 82 (46) 07.11.85. Бюл. У 41 (71) Куйбышевский ордена Трудового

Красного Знамени авиационный институт им. акад. С.П . Королева (72) В.А. Медников и А.Н. Порынов (53) 621.317 .7 (088.8) (56) Авторское свидетельство СССР

Ф 568150, кл. Н 03 Н 7/10, 1978.

Авторское свидетельство СССР

NI 1073706, кл. G 01 R 19/ooi 1980. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

СРЕДНИХ ЗНАЧЕНИЙ СИГНАЛОВ (ЕГО

ВАРИАНТЫ). (57) 1. Устройство для определения средних значений сигналов, содержащее первый интегратор, гиперболический преобразователь, входную и выходную шины, шины управления и сброса, первый ключ, блок управления, соединенный первым выходом с шиной управления, вторым входом с шиной сброса, а выходом с первым управляющим входом первого ключа, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерений, быстродействия и технологичности изготовления, а также снижения габаритов и массы, в него введены дифференциальный усилитель, аналоговый запоминающий блок, второй интегратор, второй ключ, а первый ключ выполнен трехпоэиционным, причем выход первого интегратора соединен с одним из входов дифференциального усилителя, другой вход которого подключен к выходной шине и к выходу гиперболического преобразователя, а выход — к первому сигнальному входу первого ключа, второй сигнальный вход первого ключа соединен с выходом аналогового запоминающего блока, а выход — с сигнальным входом второго интегратора, сигнальный вход первого интегратора через второй ключ подключен к входной шине, выход второго интегратора соединен с входом гиперболического преобразователя и с сигнальным входом аналогового запоминающего блока, входы сброса обоих интеграторов подключены к шине сброса, а управляющие входы аналогового запоминающего блока, второ- Е

Ф го ключа и второй управляющий вход первого ключа соединены с шиной управления.. С:

2. Устройство для определения средних значений сигналов, содержа-. щее первый интегратор, сигнальный вход которого. подключен к входной шине, гиперболический преобразователь, выходную шину, шины управления и сброса, ключ, блок управления, соединенный первым входом с шиной управления, вторым входом с шиной сброса, а выходом с первым управляющим входом ключа, о т л и ч а ющ е е с я тем, что, с целью повыше" ния точности измерений, быстродействия и технологичности изготовления, а также снижения габаритов и массы, в него введены дифференциальный усилитель, аналоговый запоминающий блок, второй интегратор, а электронный ключ выполнен трехпозиционным, причем выход первого интегратора соединен с одним иэ

1190271 входов дифференциального усилителя, другой вход которого подключен .к выходной шине и к выходу гиперболического преобразователя, а выходк первому сигнальному входу ключа, второй сигнальный вход ключа соединен с выходом аналогового запоминающего блока, а выход — с сигнальным входом второго интегратора, Изобретение относится к электроиэмерительной технике и предназначено для использования, например, в установках технической диагностики по спектральному составу шумов при сокращенном объеме данных.

Цель изобретения — повышение точности измерения, быстродействия и технологичности изготовления, а также снижение габаритов и массы. 10

На фиг.1 представлена функциональная схема первого варианта предВ лагаемого устройства на фиг.2 а-ж— временные диаграммы сигналов на выходах отдельных составных блоков, 15 на фиг. 3 и 4 — возможные конструктивные реализации гиперболического преобразователя; на фиг.5 — конструктивная реализация аналогового, запоминающего блока, на фиг.б — функ- 20 циональная схема второго варианта предлагаемого устройства.

В состав первого варианта .устройства (фиг.1) входят интеграторы 1 и

2, дифференциальный усилитель 3, 25 гиперболический преобразователь 4, блок 5 управления, представляющий собой генератор импульсов с внешней синхронизацией и обеспечивающий, задержку генерируемых импульсов 30 относительно импульсов синхронизации, аналоговый запоминающий блок 6, трехпозиционный ключ 7, ключ 8, входная шина 9, выходная шина 10, шина 11 управления и шина 12 сброса.

В состав второго варианта устройства (фиг.2) входят те же блоки за исключением ключа 8.

В первом варианте устройства (фиг.1) первый вход блока 5 управления соединен с шиной 11 управлевыход второго интегратора подключен к входу гиперболического преобразователя и к сигнальному входу аналогового запоминающего блока, а

Ф вход сброса — к шине сброса, управляющие входы первого интегратора, аналогового запоминающего блока и второй управляющий .вход ключа соединены с шиной управления.

2 ния, второй вход с шиной 12 сброса, а выход — с первым управляющим входом ключа 7. Выход интегратора 1 соединен с одним из входов дифференциального усилителя 3, другой вход которого подключен к выходной шине 10 и выходу гиперболического преобразователя 4, а выход — к первому сигнальному входу ключа 7.

Второй сигнальный вход ключа 7 соединен с выходом аналогового запоминающего -блока 6, а выход — с сигнальным входом интегратора 2. Сигнальный вход интегратора 1 через ключ 8 подключен к входной шине 9.

Выход интегратора 2 соединен с входом гиперболического преобразователя

4 и с сигнальным входом аналогового запоминающего блока б. Входы сброса, интеграторов 1 и 2 подключены к шине 12 сброса, а управляющие входы аналогового запоминающего блока 6, ключа 8 и второй управляющий вход ключа 7 соединены с шиной 11 управления.

Во втором варианте устройства (фиг.б) имеют место те же функциональные связи составных блоков, за исключением связей интегратора 1, сигнальный вход которого соединен непосредственно с входной шиной 9, а управляющий вход подключен к шине

11 управления.

В одной из возможных модификаций гиперболический преобразователь 4 может быть выполнен, например, в виде последовательно включенных преобразователя 13 (фиг.3) напряжения в частоту следования импульсов и преобразователя 14 периода следования импульсов в напряжение. В

3 11 другой модификации гиперболический преобразователь 4 может состоять из последовательно включенных преобразователя 15 (фиг.4) напряжения в период следования импульсов и преобразователя 16 частоты следования импульсов в напряжение.

Аналоговый запоминающий блок 6 может быть выполнен, например в виде .последовательно включенных конден.— сатора 17 (фиг.5) и ключа 18, общий вывод которых является выходным выводом блока 6. При этом сигнальный и управляющий входы ключа

18 служат одноименными входами бло- ка 6.

Устройство по первому варианту (фиг,1)работает следующим образом.

В.исходном состоянии на шине 11 управления установлено напряжение нулевого уровня, и на шине 12 сброса — напряжение уровня логической

"1". При этом на выходе блока 5 управления устанавливается напряжение нулевого уровня, в результате чего ключ 7 оказывается в нейтраль ном положении, при котором его выход не коммутирован ни с одним из сигнальных входов. Напряжение на выходах интеграторов 1и 2 отсутствует из-за наличия управляющих напряжений на их входах сброса (фиг.21„м).

В момент времени к» характеризующий конец стадии подготовки к измерению, уровень напряжения на шине 12 сброса изменяется с логической "1" до логического "О" (фиг.2E).

При этом напряжения на выходах интеграторов 1 и 2 сохраняются нулевыми.

В момент времени » на шину 11 управления подается управляющий импульс напряжения уровня логической "1".(фиг.26), который поступает на первый вход блока 5 управления, на управляющий вход аналогового запоминающего блока 6, на второй управляющий вход ключа 7 и на управляющий вход ключа 8. В течение времени действия управляющего импульса длительностью » ключ 7 с момента » переключается из нейтрального в первое рабочее состояние, при котором его выход замыкается с первым сигнальным входом.

Под действием сигнала на управляющем входе аналоговый запоминаю90271 4

По окончании действия управляющего импульса на шине 11 управления (следовательно, и на первом входе блока 5 управления, на втором управляющем входе ключа 7, на управляющем входе запоминающего блока 6 и на управляющем входе ключа 8) в,момент 4д ключ 7 пере40 ключается в нейтральное положение, 45 при котором его выход не скоммутирован ни с одним из сигнальных входов. Ключ 8 размыкается, а аналоговый запоминающий блок 6 переводится в режим хранения выходного напряжения. В примере реализации (фиг.5). этот режим обеспечивается размыканием ключа 18. При этом потенциал конденсатора 17 сохраняется неизменным.

В момент напряжение на выходе интегратора 1 равно величине щий блок 6 обеспечивает равенство потенциалов .на втором сигнальном входе ключа 7 и на выходе интегратора 2. В приведенном примере реализации аналогового запоминающего блока 6 (фиг.5) равенство потенциалов реализуется, например, замыканием ключа 18. Ключ 8 с момента ».» замыкается, подключая

10 сигнальный вход интегратора I к входной шине 9.

С момента 1» исследуемый сигнал

U< (фиг.2a), поступая с входной шины 9 на вход интегратора 1, интегри15 руется последним, в результате чего напряжение на выходе интегратора с момента т» изменяется согласно формуле и,.-„ u,ì== u,,at, () о ! где — постоянная интегрирования интегратора 1, время, отсчитанное от момента 1», С выхода интегратора 1 напряжение 1» поступает на входы дифференциального усилителя 3, ключа 7, интегратора 2 и гиперболического преобразователя 4, образующих замкнутую цепь автоматического слежения выходного напряжения на шине

10 за напряжением на первом аналоговом входе дифференциального усилителя 3, являющемся входом перечисленной группы блоков.

1!90271 (2) U (< t,,1 f 4-t

В момент времени 4 отстоящий от момента времени на величину

UãHÄ - — =0, f3

1 (3) 3 х (06 л ( (9) 20 (4) « " у t iry 4

r (11) 30 (5).

4 длительностью ц "т "эад (6)

35 где k — масштабный коэффициент, выбираемый иэ условий быстродействия устройства.

Сформированный блоком 5 импульс напряжения поступает на первый

40 управляющий вход ключа 7 ° В течение действия данного импульса с момента С 5 ключ 7 переключается из нейтрального во второе рабочее положение, при котором его выход 45 соединяется с вторым сигнальным входом.

0,(< Ц=u,(.„ ),,д Э" интеграла напряжения сигнала U. за время усреднения Т:

g,òÒ =!1 .Ы

6 о и сохраняется неизменным (фиг.2 ).

Напряжение на выходе интегратора 2 в момент 1» определяется величиной где — константа, определяемая коэффициентом передачи блока 4;

"(, — напряжение на выходе ана,логового запоминающего блока 6.

Спустя временной интервал задержки ц после окончания управп ляющего импульса на первом входе блока 5 управления, последний с момента времени формирует на своем выходе. импульс напряжения уровня логической единицы (фиг.2 ) до момента времени

При этом выход аналогового запоминающего блока 6 подключается к входу интегратора 2, обеспечивая с момента 1 линейное изменение напряжения на его выходе: где cz — постоянная интегрирования г интегратора 2.

Напряжение Uz на выходе гиперболического преобразователя 4 и на выходной шине 10 изменяется с момента 1 в соответствии с выражением значение напряжения U,„ определяется как

Подставив в выражение (9) значение Ug из выражения (3), получаем

Р 04< 2 (10)

p (кт- ц, tkr- cy p

U, .!

Подставив в выражение (10) значение 0 из выражения (2), получаем л

1 (,,+ KT- ЗО 1

Если выбрать о, =С,.Д = с,, то выражение (11) для выходного напряжения

38„„ сводится к виду, 1 т (12)

"ьых „r U53t .

1 о

Из выражения (12) следует, что величина напряжения 0,„ на выходе гиперболического преобразователя 4 и на выходной шине 10 в момент времени 14 окончания импульса напряжения с выхода блока 5. управления пропорциональна среднему значению исследуемого сигнала 0 за время усреднения Т.

С момента времени 4 ключ 7 возвращается в нейтральное положение, при котором его выход не скоммутирован ни с одним из сигнальных входов, и напряжение 0р„,„(1 ) на выходной шине 10 сохраняется в течение времени индикации Т цД (фиг.2е).

При необходимости выделения среднего значения сигнала " эа другое время усреднения или произ1190271 ведения нового цикла усреднения сигнала в другом интервале времени производится приведение интегратора 1 и 2 к начальным нулевым условиям, что реализуется путем подачи на шину 12 сброса в момент времени 1 импульса напряжения уровня логическсй "1" (фиг.29) который поступает на второй сбросовый вход блока 5 управления и на входы сброса интеграторов 1 и 2. При этом напряжения на выходах интеграторов

1 и 2 падают до нулевого уровня.

Если время отключения ключа 7 меньше времени реакции дифференциального усилителя 3 в цепи сброса интегратора 1, то выходная информация устройства не искажается.

Устройство по второму варианту (фиг.б) повторяет работу устройства по первому варианту за исключением работы интегратора 1 в интервале времени oT, po a . В данном случае интегратор 1 нахбдится в сброшенном состоянии при отсутствии импульса управления на его управляющем входе.

По отношению к известному техническому решению предлагаемое устройство имеет более высокую точность, поскольку используемый гиперболический преобразователь 4 реализует более точную гиперболическую зависимость выходного напряжения от входного, не зависящую от времени, вследствие того, что в

10 предлагаемом устройстве отсутствует неопределенность в моментах времени формирования выходного напряжения, обратно пропорционального входному. !

5 Применение гиперболическогб преобразователя 4 в цифровом исполнении позволяет существенно повысить технологичность изготовления устройства и снизить его габариты и 20 Вес, Отсутствие в процессе работы предлагаемого устройства отдельной операции по выборке результирующего напряжения, пропорционально25 го среднему значению исследуемого сигнала, обеспечивает высокое быстродействие.

1190271 !

) t е

4r t

Фиг. 8

ВНИИПИ Заказ 69?3/46 Тираж ?47,Подписное

Филиал ППП "Патент", г. Ужгород,ул.Проектная, 4