Устройство для декодирования корректирующих циклических кодов

Устройство для декодирования корректирующих циклических кодов

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОРРЕКТИРУЮЩИХ ЦИКЛИЧЕСКИХ КОДОВ блоковой длины Y, содержащее буферный регистр и распределитель, п выходов которого подключены к первым входам п элементов совпадения, выходы которых через элемент ИЛИ подключены к счетному входу первого счетчика, а также первьй и второй триггеры, (П+1)-й, (п+2)-й, (И+3)-й элементы совпадения и генератор импульсов , при этом (П+1)-й выход распределителя подключен к первому входу (п+1)-го элемента совпадения, к второму входу которого подключен прямой выход первого триггера, а выход (ll + 1)-ro элeмeнтia совпадения подключен к входу записи К-разрядного регистра вьщачи кода, выходы которого являются выходами устройства, причем выходы генератора импульсов и второго триггера подключены соответственно к первому и второму входам (ц+2)-го элемента совпадения, выход которого подключен к входу распределителя , отличающееся тем, что, с целью расширения функциональных возможностей путем декодирования полного набора кодовых слов в него введены П элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, запоминакяций регистр, кодирующий регистр, второй счетчик и третий триггер, прямой выход которого , а также выход (п+2)-го элемента совпадения подключены соответственно к первому и второму входам (fj+3)го элемента совпадения, выход которого подключен к сдвиговому входу кодирующего регистра, к сигнальным входам которого подключены выходы второго счетчика, к входу установки в исходное состояние которого, а также к входам установки в исходное состояние кодирукяцего и запоминающего регистров подключен инверсный выел ход второго триггера, выход установки в 1 которого является входом запуска устройства, а к входу установки в О второго триггера подключен выход ()1 + 1)-го элемента совпадения , первый вход которого объединен с входом установки в О первого счетчика, выход которого подключен к входу установки в О первого ;о о :л триггера, к входу установки в 1 которого, а также к счетному входу второго счетчика и входу установки в 1 третьего триггера подключен hO 4;: ( П+2.)-й выход распределителя, (П+3)-й выход которого подключен к входам записи кодирующего регистра и запоминающего регистра, К послед , них выходов которого подключены к сигнальным входам К-разрядного регистра вьщачи кода, при этом выходы буферного и запоминающего регистров подключены соответственно к первым и вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены к вторым входам соответствующих ц

СОЮЗ ССВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (I 9) (11) (5t)4 Н 03 M 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3586454/24-09 (22) 03.05.83 (46) 07. 11.85. Бюл. У 41 (72) Я.А.Качерович (53) 621.394. 14 (088.8) ГОсудАРстВенный кОмитет сссР по делАм изоБ етений и отнРытий (56) Питерсон У., Уэлдон Э. Коды, исправляющие ошибки. И.: Мир, 1976, с. 315-320.

Труды НИИРадио, И., 1979, т. 3, с. 76, рис. 3. (54)(57) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ КОРРЕКТИРУЮЩИХ ЦИКЛИЧЕСКИХ КОДОВ блоковой длины и, содержащее буферный регистр и распределитель, П выходов которого подключены к первым входам и элементов совпадения, выходы которых через элемент ИЛИ подключены к счетному входу первого счетчика, а также первый и второй триггеры, (n+1)-й, (v+2)-й, (n+3)-й элементы совпадения и генератор импульсов, при этом (и+1)-й выход распределителя подключен к первому входу (0+1)-го элемента совпадения, к второму входу которого подключен прямой выход первого триггера, а выход (11+1)-го элемента совпадения подключен к входу записи К-разрядного регистра выдачи кода, выходы которого являются выходами устройства, причем выходы генератора импульсов и второго триггера подключены соответственно к первому и второму входам (0+2)-го элемента совпадения, выход которого подключен к входу распределителя, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем декодирования полного набора кодовых слов в него введены и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, запоминающий регистр, кодирующий регистр, второй счетчик и третий триггер, прямой выход которого, а также выход (и+2)-го элемента совпадения подключены соответственно к первому и второму входам (и+3)го элемента совпадения, выход которого подключен к сдвиговому входу кодирующего регистра, к сигнальным входам которого подключены выходы второго счетчика, к входу установки в исходное состояние которого, а также к входам установки в исходное состояние кодирующего и запоминающего регистров подключен инверсный выход второго триггера, выход установки в " 1" которого является входом запуска устройства, а к входу установки в "0" второго триггера подключен выход (й+1)-го элемента совпаде-, ния. первый вход которого объединен с входом установки в "0" первого счетчика, выход которого подключен к входу установки в "0" первого триггера, к входу установки в "1" которого, а также к счетному входу второго счетчика и входу установки в "1" третьего триггера подключен (0+2,)-й выход распределителя, (И+3)-й выход которого подключен к входам записи кодирующего регистра и запоминающего регистра, К последних выходов которого подключены к сигнальным входам К-разрядного регистра выдачи кода, при этом выходы буферного и запоминающего регистров . подключены соответственно к первым и вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых подключены . к вторым входам соответствующих п элементов совпадения, причем (<-К)-й выход распределителя. подключен к входу установки в "0" третье1190524 го триггера, а выходы кодирующего регистра подключены к сигнальным входам запоминающего регистра.

Изобретение относится к передаче дискретной информации по каналам связи и может быть использовано в системах стартстопной передачи сигналов на фоне помех, в частности в системах телеуправления и телеконтроля радиовещательного оборудования с передачей кодовых сигналов по занятым вещательным каналам.

Цель изобретения — расширение функциональных возможностей путем декодирования полного набора кодовых слов.

На фиг. 1 представлена структур— ная электрическая схема устройства для декодирования корректирующих циклических кодов; на фиг. 2 — схема кодирующего регистра.

Устройство содержит буферный регистр 1, распределитель 2, элементы 31-3 и совпадения, элементы

ИСКЛЮЧА10ЩЕЕ ИЛИ 41-41, элемент

ИЛИ 5, первый счетчик 6, генератор

7 импульсов, первый, второй и третий триггеры 8-.10, (и+1)-й, (й+2)-й и (и+3)-й элементы 11-13 совпадения, второй счетчик 14, кодирующий регистр 15, запоминающий регистр 16, К вЂ разрядн регистр 17 выдачи кода, кодирующий регистр 15

30 содержит регистр 18 и сумматор 19 по модулю два.

Устройство работает следующим образом.

Первоначально второй триггер 9 находится в состоянии "0", и с его

35 инверсного выхода на вход установки в исходное состояние второго счетчика 14 до 2", кодирующего регистра

15 и запоминающего регистра 16 подается сигнал, устанавливающий эти 4О элементы в состояние "0". Принимаемая и-символьная двоичная кодовая комбинация записывается в буферный регистр 1. При этом на вход запуска устройства подается сигнал, переводящий второй триrrер 9 в состояние

"1", в результате отпирается (и+2)-й элемент 12 совпадения, и сигналы от генератора 7 импульсов проходят через него на вход распределителя 2.

Распределитель 2 действует циклически, причем положительный потенциал поочередно появляется на его выходах, начиная с 1-го и кончая (и+3)-м, затем циклы повторяются до тех пор, пока процесс декодирования не заканчивается.

При первом цикле работы распределителя 2 сигнал, появляющийся на

его (1l+2)- м выходе, переводит второй счетчик 14 в состояние " 1", на втором цикле. — в состояние "2" и т.д.

Сигнал с (и+3)-го выхода распределителя 2 переписывает число из второго счетчика 14 в К информационных разрядов и-разрядного кодирующего регистра 15, а также число, которое было до этого записано в кодирующем регистре 15, — в й-разрядный запоминающий регистр 16. Сигнал с (й +2)-ro выхода распределителя 2 устанавливает в состояние "1" третий триггер

10, открывающий при этом (И+3)-й элемент 13 совпадения, через который на сдвигающий вход кодирующего регистра 15 поступают (й-К) импульсов от генератора 7 импульсов, после чего сигналом с (р-К)-ro выхода распределителя 2 третий триггер 10 вновь переводится в состояние "0", (ted+3)-й элемент 13 совпадения запирается до следующего цикла. При поступлении на кодирующий регистр 15 (n-К) сдвигающих импульсов в его ячейках формируется одно.из слов циклического кода, а именно слово, соответствующее информационным символам, записанным перед этим из второго счетчика 14.

Один раз за цикл импульсом с (lan+3)-го выхода распределителя 2 очередное кодовое. слово переписывается в запоминающий регистр 16. результате оказывается запертым (11+1)-й элемент 11 совпадения, и через него не может пройти импульс с (tl+ f)-го выхода распределителя 2, при этом выдача декодированного сигнала не происходит, а сигналы с (й+i)-го и с (0+2)-го выходов распределителя 2 устанавливают первый счетчик 6 и первый триггер 8 соответ10 ственно в состояние "0" и "1", подготовив схему к очередному циклу декодирования. Если число отличающихся разрядов не превьппает 1, то в течение П тактов работы распредели15 теля 2 сигнал на выходе первого счетчика 6 не возникает, и первый триггер 8 остается в состоянии "1", в которое он был установлен при предыдущем цикле работы распределите2о ля 2 сигналом с его (и+2)-го выхода.

В результате к моменту появления импульса на, (и+1)-м выходе распределителя 2 остается открытым (h+ f ) -й элемент 11 совпадения, и указанный

25 импульс проходит через этот элемент, осуществив перепись сигналов иэ К информационных разрядов запоминающего регистра 16 B К-разрядный регистр

17 выдачи кода. При этом на паралЗО лельных выходах К-разрядного регистра 17 выдачи кода является декодированный К-разрядный информационный код, который сохраняется вплоть до декодирования следующего кодового слова. Этот же импульс с выхода (ran+ 1)-го элемента 11 совпадения, переводит второй триггер 9 в состоя!

1 tt ние 0, при этом схема возвращается в исходное состояние, и процесс де4О кодирования заканчивается.

Процесс декодирования продолжается не более (2 +1) циклов работы распределителя 2, причем может быть закон45 чен на любом из циклов (в зависимости от того, какое кодовое слово принято). В кодирующем регистре 15, при каждом цикле работы распределителя

2 за (П-К) сдвигов вырабатывается

50 слово циклического кода, соответствующее записываемым с сигнальных входов информационным разрядом. з 1190524

При первом цикле работы распределителя 2 в запоминающем l6 и кодирую щем 15 регистрах оказывается записанной нулевая комбинация, при втором цикле в запоминающем регистре

16 — тоже нулевая комбинация, однако в кодирующем регистре 15 производится вычисление комбинации, соответствующей информационным символам 10...0, причем эта комбинация оказывается в запоминающем регистре

16 при третьем цикле работы распределителя 2 и т.д. Таким образом к

Э за (2 +1) циклов работы распределителя 2 в запоминающем регистре 16 последовательно появляются все слова циклического кода, причем каждое слово сохраняется в запоминающем регистре 16 в течение всего цикла. С помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

41-4 кодовое слово, записанное в запоминающем регистре 16, сравнивается с принятым словом, записанным в буферном регистре 1. При этом сигнал "1" имеется на выходах лишь тех из ц элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, которые соответствуют отличающимся разрядам в упомянутых сравниваемых словах. Поэтому оказываются открытыми лишь те из элементов 31-Зп совпадения, которые соответствуют отличающимся разрядам в принятой и одной из 2 эталонных кодовых комбинаций. к

За один цикл работы распределителя

2 через открытые ц элементов 3 -Зь совпадения проходит по одному импульсу от распределителя 2. Количество импульсов на выходе элемента ИЛИ 5 равно числу отличающихся разрядов в принятой комбинации, записанной в буферном регистре 1, и в одной из эталонных комбинаций, записанной в данный момент в запоминающем регистре l6. Это количество импульсов подсчитывается первым счетчиком

6, предел счета которого равен (1+1). Если число указанных отличающихся разрядов превьппает 4 то на выходе первого счетчика 6, предел счета которого равен (4+1) возникает сигнал, переводящий первый триггер 8 в состояние "0". В

1190524

1190524 ф

Фм.f

Составитель Г. Лерантович

Редактор О.Юрковецкая Техред-А.Бабинец Корректор A-Обручар

Заказ 7003/59 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4