Цифровой генератор периодических сигналов

Цифровой генератор периодических сигналов

Иллюстрации

Показать все

Реферат

 

ЦИФРОВОЙ ГЕНЕРАТОР ПЕРИОДИЧЕСКИХ СИГНАЛОВ, содержащий генератор импульсов, делитель частоты, регистр кода, счетчик, преобразователь код-аналог, причем выход гене- . ратора импульсов подключен к входу делителя частоты, вход предварительной .установки которого подключен к входу генератора, отличающ и и с я тем, что, с целью увеличения быстродействия, в него введены блок формирования адресов, схема сравнения и блок памяти, причем выход делителя частоты подключен к счетному входу счетчика, выход счетчика подключен к первому входу схемы сравнения , второй вход которой подключен к выходу старших разрядов ре истра кода, выход младшего разряда которого подключен к входу управления . образованием кода блока формирования адресов, выход схемы сравнения подключен к объединенным входу сброса счетчика и входу приращения блока формирования адресов, управляемый выход которого подключен к адресному входу блока памяти, выход которого подключен к входу регистра кода, неуправляемый выход блока формирования адресов подключен к входу данных преобразователя код-аналог, 1вход управления полярностью сигнала которого подключен к выходу переполнения блока формирования адресов, выход преобразователя код-аналог подключен к выходу генератора, причем блок формирования адресов содержит шесть элементов И, две группы элементов НЕ, группу элементов ИЛИ, элемент НЕ, два триггера, две группы элементов И, два ключа, реверсивный счетчик, причем выход реверсивного счетчика подключен поразрядно к входам элементов НЕ первой и второй групп, первым входам элементов И первой группы, входам первого элемента И и к управляемому выходу блока фор (Л мирования адреса, а выход первого элемента И подключен к входу первого ключа, выход которого подключен к входу S первого триггера, R-вход которого объединен с первыми входами второго и третьего элементов И и подключен к выходу четвертого элемента ;о И, входы которого подключены к выходам элементов НЕ первой группы, пря;О мой и инверсный выходы первого триг& гера подключены к первым входам пятого и шестого элементов И соответственно , вторые входы которых объединены и подключены к входу приращения блока формирования адреса, выход пятого элемента И подключен к входу прямого счета реверсивного счетчика, вход обратного счета которого подключен к выходу шестого элемента И, вйход третьего элемента И подключен к входу второго ключа, выход которого подключен к S входу второго триггера, R-вход которого подключен к выходу

СОЮЗ СОВЕТСКИХ . СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (51) 4 G 06 F 1/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3742536/24-24 (22) 23.05.84 (46) 15.11.85. Бюл. У 42 (72) И. Г, Шафир, Л, И. Гончаров и С. В. Горелов (53) 681.325(088,8) (56) Информационный листок BHMH

У 83-2022. М., 1983, Авторское свидетельство СССР

М 475614, кл. G 06 F 1/02, 1975. (54)(57) ЦИФРОВОЙ ГЕНЕРАТОР ПЕРИОДИ"

ЧЕСКИХ СИГНАЛОВ, содержащий генератор импульсов, делитель частоты, региСтр кода, счетчик, преобразователь код-.аналог, причем выход генератбра импульсов подключен к входу делителя частоты, вход предварительной .установки которого подключен к входу генератора, о т л и ч а юшийся тем, что, с целью увеличения быстродействия, в него введены блок формирования адресов, схема сравнения и блок памяти, причем выход делителя частоты подключен к счетному входу счетчика, выход счетчика подключен к первому входу схемы сравнения, второй вход которой подключен к выходу старших разрядов регистра кода, выход младшего разряда которого подключен к входу управления образованием кода блока формирования адресов, выход схемы сравнения подключен к объединенным входу сброса счетчика и входу приращения блока формирования адресов, управляемый выход которого подключен к адресному входу блока .памяти, выход которого подключен к входу регистра кода, неуправляемый выход блока формирования адресов подключен к входу данных преобразователя код-аналог, вход управления полярностью сигнала которого подключен к выходу переполнения блока формирования адресов, выход преобразователя код-аналог подключен к выходу генератора, причем блок формирования адресов содержит шесть элементов И, две группы элементов

НЕ, группу элементов ИЛИ, элемент

НЕ, два триггера, две группы элементов И, два ключа, реверсивный счетчик, причем выход реверсивного счетчика подключен поразрядно к вхо" дам элементов НЕ первой и второй групп, первым входам элементов И пер" вой группы, входам первого элемента @

И и к управляемому выходу блока формирования адреса, а выход первого элемента И подключен к входу первого С ключа, выход которого подключен к

М входу S первого триггера, R-вход ко- с торого объединен с первыми входами . второго и третьего элементов И и подключен к выходу четвертого элемента

И, входы которого подключены к выходам элементов НЕ первой группы, прямой и инверсный выходы первого триггера подключены к первым входам пятого и шестого элементов И соответственно, вторые входы которых объединены и подключены к входу приращения блока . формирования адреса, выход пятого элемента И подключен к входу прямого счета реверсивного счетчика, вход обратного счета которого подключен к выходу шестого элемента И, вь1ход третьего элемента И подключен к входу второго ключа, выход которого подключен к S входу второго триггера, R-вход которого подключен к выходу

1191904 второго элемента.И, второй вход которого объединен с выходом переполнения блока формирования адресов и подключен к прямому выходу второго триггера, инверсный выход которого подключен к второму входу третьего элемента И, вход управления образованием кода блока формирования адреса подключен к входу элемента НЕ и вторым входам элементов И первой группы, выходы элементов НЕ второй группы

Изобретение относится к автоматике и вычислительной технике и может найти применение в системах контроля электро- и радиоэлектронного оборудования, а также в моделирующих стендах 5 для генерации электрических сигналов, представляющих собой периодические функции времени различной формы, Цель изобретения — увеличение быстродействия устройства при высокой точ-10 ности воспроизведения заданных функций времени.

На фиг, 1 представлена структурная схема цифрового генератора периодических сигналов; на фиг. 2 — схема 15 блока формирования адресов.

Цифровой генератор периодических сигналов содержит генератор 1 импульсов, делитель 2 частоты с входом 3 предварительной установки переменно- 20 го коэффициента деления, счетчик 4 со счетным 5 и сбросовым 6 входами, схему 7 сравнения, регистр 8 кода с первым 9 и вторым 10 выходами, блок

11 памяти, блок 12 формирования адресов с первым 13, вторым 14 и третьим 15 выходами, первым-четвертым.

16-19.входами, преобразователь коданалог 20 с первым 21, вторым 22 входами и выходом 23, который одно- . ЗО временно является выходом цифрового генератора периодических сигналов.

Блок формировачия адресов 12 содержит следующие узлы: первую и вто рую группы элементов И 24 и 25 соответственно, первую и вторую группы элементов НЕ 26 и 27 соответственно, элемент НЕ 28, первый - шестой элементы И 29-34 соответственно, реверсивный счетчик 35 с входами 40 подключены к первым входам элементов

И второй группы, вторые входы которых объединены и подключены к выходу элемента НЕ, выходы элементов И второй группы подключены к первым входам элементов ИЛИ группы, к вторым входам которых подключены выходы элементов

И первой группы, выходы элементов ИЛИ группы подключены к неуправляемому выходу блока формирования. адре— са.

2 прямого 36 и обратного 37 счета, первый триггер 38 с R-входом 39 и

S-входом 40, второй триггер 41 с

К-входом 42 и S-входом 43, первый и второй ключи 44 и 45 соответственно, группу элементов ИЛИ 46, Делитель частоты 2 с входом 3 для установки переменного коэффициента деления представляет собой счетчик с предварительной установкой, работающий в циклическом режиме, Этот счетчик формирует на своем выходе сигнал всякий раз, когда количество импульсов, поданных на его вход, становится кратным коэффициенту деления. Для этого на триггерных ячейках счетчика устанавливается фиксированное число, дополняющее коэффициент деления до числа где n — - количество двоичных разрядов счетчика. Установка триггерных ячеек счетчика в необходимое положение осуществляется через вход 3. Делитель частоты выполнен по известной схеме °

Блок 11 памяти представляет собой совокупность адресуемых запоминающих элементов, которая совместно с регистром 8 кода и реверсивным счетчиком 35 образует перепрограммируемое постоянное запоминающее устройство. При этом реверсивный счетчик

35, содержимое которого воспроизводится на выходе 13, выполняет функции регистра адреса, а регистр 8 кода является регистром выходных данных, Преобразователь код аналог 20 позволяет менять полярность сигнала на выходе 23 благодаря тому, что его выходным элементом является переключатель полярности, управляемый сигналом переполнения, поступающим с выхода 15 блока 12 на вход 22.

Блок 12 формирования адресов воспроизводит на своем выходе 14 поступающие на этот выход данные как в прямом, так и в обратном двоичном коде. Для управления формированием на выходе 14 прямого или обратного кода воспроизводимого числа ис1 пользуется один разряд каждого из двоичных слов, хранящихся в блоке

11. Остальные разряды каждого из этих слов хранят код интервала времени между узлами квантования выходного сигнала цифрового генератора.

При выводе указанных слов на регистр 8 содержимое разрядов, отображающих интервал времени, воспроизводится на выходе 9 этого регистра а

1 состояние разряда, управляющего образованием прямого или обратного кода данных, фиксируется на выходе

l0 того же регистра, 25

Цифровой генератор периодических сигналов работает следующим образом.

Принцип, на котором основана работа цифрового генератора, формирующего на своем выходе 23 сигнал сту- 30 пенчатой формы, заключается в том

1 что позиционные двоичные коды на выходах 13 и !4 блока 12 получают единичные приращения в моменты времени, которые соответствуют момен- 35 там равномерного по уровню квантования воспроизводимой функции. При этом на выходе 13 блока 12 формируются коды адресов ячеек памяти блока 11 у в которых хранятся коды интервалов 40 времени между узлами квантования выходного сигнала, отображающего на выходе 23 периодическую функцию времени. Одновременно с образованием на выходе 13 того или иного кода 45 равный или обратный ему код формируется на выходе 14, который в каждый текущий момент времени определяет абсолютную величину воспроизводимой функции, 50

Цифровой генератор периодических сигналов функционирует в двух режимах, определяемых настройкой реверсивного счетчика 35: прямом и совмещенном. 55 с

В прямом режиме реверсивный счетв чик 35 ведет непрерывный счет имс пульсов, воздействующих на вход н

1191904 4

l6 последовательно изменяя свое содержимое от нуля до максимально возможной реличины, многократно повторяя эти действия.

Совмещенный режим работы реверсивного счетчика 35 реализует непрерывное чередование прямого .счета импульсов, воздействующих на вход 16

1 с обратным. В этом случае содержимое реверсивного счетчика 35 циклически меняется от нуля до предельного значения и от него до нуля, для обеспечения правильного функционирования цифровой генератор периодических сигналов должен быть настроен на воспроизведение определенной функции с заданной частотой. Эта настройка заключается в выполнении следующих операций.

Занесение информации в ячейки памяти блока 11, Эта операция осуществляется по известной технологии ввода данных. в перепрограммируемые постоянные запоминающие устройства.

Установка коэффициента деления частоты на делителе 2 частоты. Эта операция выполняется для обеспечения заданной частоты воспроизведения известной функции, Установка ключа 44 в одном иэ двух фиксированных положений для организации прямого или совмещенного реа жима работы реверсивного счетчика

35. При разомкнутом положении ключа

44 реализуется прямой режим работы при замкнутом — совмещенный. у становка ключа 45 в одно из двух фиксированных положений для управления полярностью выходного сигнала цифрового генератора. При разомкну том ключе 45 обеспечивается постоянство полярности выходного сигнал а,, при замкнутом ключе 45 полярность выходного сигнала периодически изменяется. В этом случае изменение знака выходного сигнала происходит в моменты, когда содержимое счетчика

3 равно нулю, а время между этими

35 моментами зависит от состояния ключа 44. При разомкнутом ключе 44 это время равно длительности цикла прямого режима, а при замкнутом — сов» мещенного режима, Цифровой генератор. периодических игналов начинает работу при нулеом содержимом счетчика 4 и реверивного счетчика 35 после выполнеия настроечных операций. При этом

1191904 на выходе 13 фиксируется нулевой код, а содержимое нулевой ячейки ,блока 11,.определяющее время до

-первого квантования выходного сигнала, выводится на регистр 8. Запуск генератора импульсов 1 обеспечива.ет поступление сигналов на счетный вход 5 счетчика 4 с частотой, равнай отношению частоты импульсов re- 10 нератора 1 к коэффициенту деления частоты, установленному на делителе 2, В момент совпадения содержимого счетчика 4 с кодом на выходе 9 регистра 8 схема 7 формирует импульс, воздействующий на сбросовый вход 6 счетчика 4 и на вход приращения 16 блока 12. Вследствие этого содержимое счетчика 4 вновь становится равным нулю, а на выходе 13 блока 12 . 2О устанавливается код, равный единице,, что приводит к выводу на регистр 8 содержимого первой ячейки блока 11.

Далее указанный процесс многократно повторяется с той разницей, что р5 время между последующими импульсами на выходе схемы 7 определяется содержимым других ячеек памяти блока 11.

При этом адреса возбуждаемых ячеек памяти блока 11 меняются в соответ- ЗО ствии с назначенным режимом работы реверсивного счетчика 35, поскольку его содержимое воспроизводится на выходе 13.

Прямой режим работы реверсивного 35 счетчика 35 определяется разомкнутым состоянием ключа 44. В этом случае при нулевом исходном состоянии ревер» сивного счетчика 35 сигналы прямых выходов всех разрядов этого счетчика, 40 пройдя через соответствующие элемен ты НЕ группы 26, вызывают появление сигнала высокого уровня на выходе элемента И 32. Этот сигнал, поступая на К-вход триггера 38, ставит его 4s в нулевое состояние. Поскольку цепь воздействия на S-вход 40 этого триггера разомкнута ключом 44, то триггер

38 и впредь остается в нулевом положении. Следовательно, триггер 38 при gp этом постоянно воздействует на.один из входов элементов И 33 и 34 сигна-, лами низкого и высокого уровней соответственно, Импульсы, воздействующие при этом на вход 16 приращения, через 5 .элемент И 33 проходят на вход 36 прямого счета реверсивного счетчика 35, вызывая циклическое изменение содержимого этого счетчика от нуля до максимума. Соответственно этому адресуются ячейки блока 11.

Совмещенный режим работы реверсивного счетчика 35 имеет место при замкнутом ключе 44, В этом случае на реверсивном счетчике 35 последователь" но реализуется прямой и обратный счет импульсов, поступающих на вход 16, Поскольку ключ 44 замкнут, то к моменту завершения прямого счета, когда на реверсивном счетчике 35 установит" ся максимальное число, кодируемое единицами во всех разрядах, на S-вход

40 приходит сигнал высокого уровня, возникающий при этом на выходе элемента И 29, Одновременно с этим на

R-вход 39 триггера 38 со стороны элемента И 32 поступает сигнал низкого уровня. Вследствие этого триггер 38 переходит из нулевого состояния в еди» ничное, а сигналы на его выходах меняют свою полярность, Следовательно, импульсы, воспринимаемые входом 16 приращения в этом случае возбуждают вход 37 обратного счета реверсивного счетчика 35, поступая на него через элемент И 34, Счетчик 35 последовательно уменьшает свое .содержимое до нуля. Нулевое содержимое реверсивного счетчика 35 вызывает изменение полярности сигналов на входах 39 и

40 триггера 38 ° что изменяет его состояние и приводит к повторению цикла, характеризующего совмещенный режим.

При совмещенном режиме работы ре-. версивного счетчика 35 возбуждаемые адреса ячеек памяти блока 11 циклически повторяются, а внутри каждого цикла они последовательно меняются от нулевого значения до максимального, а затем от максимального до нулевого. Такая адресация ячеек памяти в сочетании с возможностью изменения полярности сигнала на вьг ходе 23 генератора позволяет генерировать сигналы, воспроизводящие четные и нечетные симметричныефункции, например гармонические.

При этом минимизируется объем применяемых запоминающих элементов для блока 11, Одновременно с изменением кода на выходе 13, которое еыполняется йнкрементно, инкрементно изменяется и сигнал на выходе 14, При этом обес7 1l печивается формирование на выходе 14 позиционного двоичного кода, равного или обратного коду на выходе 13.

Это необходимо, например, для генерации релаксационных колебаний и воспроизведения функций, имеющих на интервале прямого цикла два сопряженных монотонных участка с разными знаками производной.

Управление образованием кода на выходе 14 выполняется по бинарному сигналу, поступающему с выхода 10 регистра 8 на вход 17 управления, образованием кода блока 12, и осуществляется следующим образом.

Код, сформированный реверсивным счетчиком 35 и воспроизводимый на выходе 13, поступает также и на груп пу элементов И 24. Группа 25 воспри-нимает этот код поразрядно, используя 20 при этом один иэ входов каждог своего элемента И. Благодаря этому при высоком уровне сигнала на входе 17, который воздействует на другие входы элементов И группы 24, выходы послед-25 ней дублируют содержимое счетчика

35. При этом на выходах группы элементов И 25 формируются сигналы низкого уровня, поскольку на один из входов каждого элемента этого блока воздействует сигнал низкого уровня.

Этот сигнал низкого уровня поступает с выхода элемента НЕ 28, который инвертирует сигнал высокого уровня, воздействующий на вход 17.

Следовательно, в этом случае группа 46 элементов ИЛИ, передавая на выход 14 состояние элементов И группы 24, воспроизводящих содержимое реверсивного счетчика .35 обеспечивав 40 ет совпадение кодов на выходах 13 и 14.

Низкий уровень сигнала на входе

17 приводит к формированию на выходе

14 кода, обратного коду на выходе 13 ° 45

Это происходит благодаря тому, что, с одной стороны, сигнал низкого уровня входа 17, воздействуя на элементы И группы 24, приводит к формированию на выходах элементов

50 этой группы сигналов низкого уровня, с другой стороны., сигнал высокого уровня, образуемый на выходе элемента НЕ 28, поступает на вход .каждого элемента И группы 25, благодаря чему

55 эта группа элементов дублирует на выходах своих элементов выходные сигналы элементов группы 27. Посколь91904 8 ку реверсивный счетчик 35 поразрядно соединен с элементами НЕ группы

27, то выход последнего, а значит ! и выход группы -25, отображает код, обратный зафиксированному реверсивным счетчиком 35.

В результате логического сложения бинарных сигналов группы 25 и сигналов низкого уровня группы 24, вы0 полняемого элементами ИЛИ группы.46, на выходе последней образуется код, обратный зафиксированному реверсив-ным счетчиком 35 и.коду на выходе 13.

Полярность периодического сиг-: нала на выходе 23 цифрового генератора определяется уровнем сигнала на выходе 15 триггера 41. Управление уровнем сигнала на выходе 15 осуществляется ключом 45, При разомкнутом ключе 45 цифровой генератор периодических сигналов работает с неизменной полярностью выходного сигнала, Это происходит потому, что при исходном. состоянии. реверсивного счетчика 35, когда его содержимое равно нулю, на выходе элемента И 32 возникает сигнал высокого уровня. Если при этом триггер 41 находится в единичом состоянии, то сигнал его пряого выхода 15, воздействуя вместе с сигналом высокого уровня элемента .

И 32 на входы элемента И 30, вызыва-. ет на выходе этого элемента сигнал высокого уровня, Этот сигнал возЭ буждая R-вход 42 триггера 41, переводит его в нулевое состояние.

Если же при исхоцном положении реверсивного счетчика 35 триггер 4! находится в нулевом состоянии

l то она не претерпевает изменения.

Нулевое состояние триггера 41 прн разомкнутом ключе 45, а значит и полярность сигнала на выходе 23 остаются неизменными и впредь так

В как разомкнутый ключ 45 исключает какое-либо воздействие на S-вход 43 триггера 41, При замкнутом ключе 45 состояние

- триггера 41 а значит и полярность сигнала на выходе 23 изменяют" ся всякий раз, когда содержимое реверсивного счетчика 35 принимает нулевое .значение, вызывая сигнал переполнения блока 12, Это происходит потому, что перекрестные обратные связи прямого и обратного выходов триггера 41 с его входами 42 и

9 1191904 10

43, организованные с помощью элемен- ключення триггера 41 определяется тов И 30 и .,31, включаются одновре- длительностью цикла прямого режима менно всякий раз, когда на выходе рабо-ы реверсивного счетчика 35 в емента И 32 возникает сигнал высо- случае, если ключ 44 разомкнут, а овня, orlpeaeJIHeMblH HyJIeBbM 5 при замкнутом ключе 44 — длительстоянием реверсивного счетчика 35 ° костью цикла совмещенного режима рабоПри этом время между моментами пере- ты этого счетчика.

119!904 ф . Я

ВНИИПИ Заказ 7164/46 Тираж 709 Подписное

Филиал ППП "Патент", r.Ужгород, ул.Проектйая, 4