Преобразователь угол-код

Преобразователь угол-код

Иллюстрации

Показать все

Реферат

 

ПРЕОБРАЗОВАТЕЛЬ УГОЛ-КОД, содержащий синусно-косинусный датчик угла, выходы которого подктпочены к входам первого блока компараторов и информационным входам коммутатора, выходы блока компараторов подключены к входам первого дешифратора, разрядные выходы кото- . рого подключены к входам управления коммутатора, отличают и и с я тем, что, с целью повышения быстродействия и упрощения преобразователя , в него введены фазовращатель, второй блок компараторов и второй дешифратор, выходы коммутатора подключены к входам фазорасщепителя, выходы которого подключены к соответствующим входам второго блока компараторов , выходы которого подключены к соответствующим младигим разрядным С о входам второго дешифратора, а выход младшего разряда первого дешифратора (Л подключен к входу старшего разряда второго дешифратора. со со оо

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1193811

А (5!) 4 Н 03 М 1/44

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ юг 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИИ И QTHPbfTHA (21) 3746953/24-24 (22) 28.05.84 (46) 23.11.85. Бюл. М 43 (71) Московский институт радиотехники, электроники и автоматики (72):!.А. Габидулин, A.Â. Киселев и И.Д. Пейбович (53) 681.325 (088.8) (56) Зверев A.E Максимов В.A.

Преобразователи угловых перемеще— ний в цифровой код. — I., Энергия, 1974, с. 141.

Авторское свидетельство СССР

М 693414, кл. С 08 С 9/04, 1976. (54)(57) ПРЕОВРАЗОВАТЕ. !В У! О:! †К, содержащий синусно-косинусный дат— чик угла, выходы которого подклю— чены к входам первого блока компараторов и информационным входам коммутатора, выходы блока компараторов подключены к входам первого дешифратора, разрядные выходы которого подключены к входам управления коммутатора, отличающийся тем, что, с целью повышения быстродействия и упрощения преобразователя, в него введены фазовращатель, второй блок компараторов и второй дешифратор, выходы коммутатора подключены к входам фазорасщепителя, выходы которого подключены к соответствующим входам второго блока компараторов, выходы которого подключены к соответствующим младшим разрядным входам второго дешифратора, а выход младшего разряда первого дешифратора подключен к входу старшего разряда второго дешифратора.

-. тт

Ь. . 3СI С

25 же.(е(й -, ((3и«т;-, —,;, (3

РиОДЯ (тч т т (,, с((.т i т т (т т Т т (i (i (i ..

I (т ( (C (; а;(0 BiKp ((-! .(: номеp: гхсд. . —: :. < <С щ Е П ((т Е -т(т ,(т<(Г(j(ja "о )О i (!ОГО Чят(ряжснин (((<,И(<(ЛЛЫ ОЛОК<-

ДЯЮ -,, .-, ((Я т-Е(((н((-,(тЕ т(э О б Р е т = I ив 0 т! (О (; " .с <- т, - в 1! I Ятике (. вычис г(ительной . р х„т! j

МОжЕт бЫтЬ ИСПОЛЬЗОВяво В С(т:т" як управления пля ввода уг(:,Ob(

ЦЕ;(Ь ИЗОбрЕтЕНИя — НОВЬ<(((С(3т(( быстродействия и упоощс ., е кон(.кт-. ции преобразователя -г, †.-Ксд.

На фиг.((представ."(еня .лок-(кем<( преобразователя угол-код(пя фие,2 диаграмма сигналов. пояс яю:цая его работу.

Преобразователь с(. ер.-.-(ее но-косинусный датчик I у-гля, б"(ок

КОМПаратврОВ, дЕц(И((ррят(3;-: т, КОМ и;TaToD 4 фазорас(цеч(- те:еь j,, б!(Ок компараторов, дешифр.(.тОр

Устройство работа ц с.:(сдуюц:им образом (;Ив,тС НΠ— КОСИ((У СHhl !,laÒт!т(к ", Л,"-

j3brpaQa Tblj3aeт синусоида.ееи(ые няпрякения ((. т ... сдткшутц(о;и(с. от<(НОСИтЕЛЬНО ДРУГОГÎ !! a ЧЕ ВЕPT; (тв-! :; КОO(ij(j ((;т ((1: р.-— тт! т(р ОбразО(3яние тр(х (;; р (,(т-- <1 ??????????3 ????????????????????????????(- ?? ((??.(???? -??.:; ????oka 2, ?????????????????????? <???????????? ???? i ????=

ТОРЯ (НаПРИМЕР > T;(r(a.., (97 ;„т, l ):.т (цифраторя 3. Для этого ко:(i!aр=,-.:;р»-ми попяре(о сранниваютс= (япря;.е ния („(, и (т(, 0 и О, результат сравнения .-,-,,i; 0::p,,""( дешифряторо(3 в код октав-г: : -(я висимости от номера ojcTaj(Ta. в КОтором находится значение фазы соответствующие напряжения (,, (3 т например U и 0 подаются через коммутатор Й, выполненный, !(â-..ример, с испольэонанием двух микросхем

564КП(2, на первый и второй входы фаз оряс(цепителя S . Еоммутапт(я напряжений производится согласно таблице, т( (K — номoв октз. —; я

« л/г

Составитель В. Подолян

Техред М.Пароцай КорректоР Г. Решетник

Редактор О. Бугир

Тираж 871 Подпис ное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7325/59

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4

3 1193811 4 преобразует единичный код в двоичный также сигнал младшего разряда дешифпозиционный и тем самым формирует ратора 3 с помощью которого произмладшие разряды выходного кода. водится инверсия сигналов блока 6

При этом на дешифратор 7 подается компараторов в четных октантах.