Время-импульсное делительное устройство

Время-импульсное делительное устройство

Иллюстрации

Показать все

Реферат

 

ВРЕМЯИМПУЛЬСНОЕ ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее соединенные последовательно первый сумматор, усилитель, второй сумматор, импульсный делительный блок, элемент И, выход которого является выходом устройства , первый вход первого сумматора является входом сигнала-делимого и соединен с вторым входом второго сумматора, фазоинвертор, первый и второй переключатели, формирователь одиночного импульса, вход фаэоинвертора является входом сигнала делителя и соединен с другим входом импульсного делительного блока и с первым входом первого переключателя, второй вход которого соединен с шиной нулевого потенциала , выход первого переключателя подключен к второму входу первого сумматора, выход фазоинвертора соединен с третьим входом второго сумматора, выход импульсного делительного блока подключен к управляющему входу первого, переключателя , первьй вход второго переключателя соединен с шиной нулевого потенциала, выход формирователя оди ночного импульса соединен с другим входом элемента И, отличающееся тем, что, с целью повы (Л шения точности работы, выход фазоинвертора подключен к второму входу, второго переключателя, выход которого соединен с третьим входом первого сумматора, выход формирователя одиночного импульса подключен к со а управляющему входу второго переключателя . со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (Н) (594 С 06 С 7 161

ОПИСАНИЕ, ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3773868/24-24 (22) 31.07,84 (46) 07.12,85, Бюл, Ф 45 (72) Ю.И.Пучков, А.M.ÊîBàëåâ и В.В,Круглов (53) 681,335 (088.8) (56) Патент Великобритании

1470774, кл. G 4 G, опублик. 1977.

Авторское свидетельство СССР

Ф 88392 1, кл. С 06 С 7/161, 1980, (54) (57) ВРЕИЯИИПУЛЬСНОЕ ДЕЛИТЕЛЬН0Е УСТРОЙСТВО, содержащее соединенные последовательно первый сумматор, усилитель, второй сумматор, импульсный делительный блок, элемент И, выход которого является выходом устройства, первый вход первого сумматора является входом сигнала-делимого и соединен с вторым входом второго сумматора, фаэоинвертор, первый и второй переключатели, формирователь одиночного импульса, вход фаэоинвертора является входом сигнала делителя и соединен с другим входом импульсного делительного блока и с первым входом первого переключателя, второй вход которого соединен с шиной нулевого потенциала, выход первого переключателя подключен к второму входу первого сумматора, выход фазоинвертора соединен с третьим входом второго сумматора, выход импульс- ного делительного блока подключен к управляющему входу первого.переключателя, первый вход второго переключателя соединен с шиной нулевого потенциала, выход формирователя одиночного импульса соединен с другим входом элемента И, о т л и ч а ющ е е с я тем, что, с целью повышения точности работы, выход фазоинвертора подключен к второму входу . второго переключателя, выход которого соединен с третьим входом первого сумматора, выход формирователя одиночного импульса подключен к управляющему входу второго переключателя, Составитель 0,0траднов

Техред Л.Мар тяшов а

КорректорС,Черни

Редактор Н,Бобкова

Заказ 7566/49 Тираж 709

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5

Подписное

Филиал ППП "Патент", г,Ужгород, ул. Проектная, 4

I 1

Изобретение относится к, электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных устройствах, Цель изобретения — повышение точности работы.

На чертеже показана функциональная схема времяимпульсного делительного устройства, Предлагаемое устройство содержит вход 1 сигнала-делимого, вход 2 сигнала-делителя, фаэоинвертор 3, первый сумматор 4, усилитель 5, импульсный делительный блок 6, формирователь 7 одиночных импульсов, первый 8 и второй 9.переключатели, второй сумматор 10, элемент И 11, выход 12, Времяимпульсное делительное устройство работает следующим образом, На выходе импульсного делимого блока 6 формируется импульс, длительность которого пропорциональна отношению выходного напряжения второго сумматора 10 и напряжения сигнала-делителя с входа 2. На выходе формирователя 7 одиночного импульса формируется импульс фиксированной длительности, При условии выбора

196904 2 коэффициента передачи импульсного делительного блока 6, равным коэффициенту передачи всего устройства, обеспечивается получение требуемой длительности импульса на выходе им-. пульсного делительного блока 6 без влияния выходного напряжения усилителя 5, Если длительность импульса на выходе формирователя 7 одиночного импульса изменяется, то это изменение отработано компенсационной частью схемы, содержащей усилитель 5. На выходе последнего появляется некоторое напряжение, которое изменяет длительность импульса на выходе импульсного дополнительного блока 6, Таким образом, всякое изменение длительности импульса на выходе формирователя 7 одиночного импульса отработано и поэтому в элементе И 11 осуществляется точное вычитание этого импульса, При этом на выходе 12 формируется импульс, длительность которого пропорциональна с большой точностью отношению сигнала-делимого с входа 1 к сигналу-делителю с входа 2,