Устройство для кодирования звуковых сигналов с инерционным компандированием

Иллюстрации

Показать все

Реферат

 

1. УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЗВУКОВЫХ СИГНАЛОВ С ИНЕРЦИОН-НЫМ КОМПАНДИРОВАНИЕМ, содержащее источник сигнала, усилитель, блок дискретизации и хранения, блок масштабного усиления, первый вход и выход которого соединены с соответствующими входами блока коммутации , анашого-цифровой преобразователь , формирователь кода, первые входы которого соединены с первыми выходами аналого-цифрового преобразователя , а выходы являются выходами устройства, отличающееся тем, что, с целью увеличения, точности и уменьшения времени кодирования , в него введены блок смещения уровня, блок определения кода мгновенной шкалы, блок формирования кода инерционной шкалы и блок управления , первый и второй выходы которого подключены соответственно к первому и второму управляющим входам блока дискретизации и хранения вход которого через усилитель соединен с источником сигнала, а вькод подключен к первому входу блока масштабного усиления, управляющие входы которого объединены с соответствующими вторыми входами форм1-1рователя кода и подключены к первым выходам блока формирования кода инерционной шкалы, второй выход которого соединен с первым входом блока управления, третий выход которого подключен к третьему входу формирователя кода, а четвертый, пятый, шестой и седьмой выходы соединены соответственно с первым, вторьм, третьим и четвертым входа-с ми блока формирования кода инерцион€ ной шкалы, пятый вход которого объе- (Л динен с первым входом блока определения кода мгновенной шкалы и под . ключен к второму выходу аналого-цифрового преобразователя, шестые входы блока формирования кода инерционной шкалы соединены с выходами блока определения кода мгновенной ;о | шкалы, вторые входы которого подключены к соответствующим первым выходам аналого-цифрового преобразователя, эо ел третий и четвертый выходы которого соединены соответственно с вторым и третьим входами блока управления , восьмой выход которогр соединен с управляющим входом блока коммутации , выход которого через блок смещения уровня подключен к первому входу аналого-цифрового преобразователя , второй и третий входы которого соединены соответственно с девятым и десятьм выходами блока управления , четвертый вход которого подключен к шине внешней синхронизации .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ .РЕСПУБЛИК, (191 (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

1ИБ 1ИСТ.ЕЫА

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3771600/24-24 (22) 13.07. 84 (46) 07.12.85. Бюл. У 45 . (71) Ленинградский институт авиационного приборостроения (72) С.В. Анисимов, В.В.Ванде-Кирков и Н.Е. Матвеев (53) 621.395.38(088.8) (56) Авторское свидетельство СССР, Р 651473, кл. Н 04 В 1/64,18.04.77.

Авторское свидетельство СССР

9. 1030975, кл. H 04 В 1/64, 10.06.81.

Авторское свидетельство СССР

У 720715, кл . Н 03 К 13/02, 10.05.78. (54)(57) 1. УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ ЗВУКОВЫХ СИГНАЛОВ С ИНЕРЦИОННЫМ КОМПАНДИРОВАНИЕМ, содержащее источник сигнала, усилитель, блок дискретизации и хранения, блок масштабного усиления, первый вход и выход которого соединены с соответствующими входами блока коммутации, аналого-цифровой преобразователь, формирователь кода, первые входы которого соединены с первыми выходами аналого-цифрового преобразователя, а выходы являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью увеличения. точности и уменьшения времени кодирования, в него введены блок смещения уровня, блок определения кода.мгновенной шкалы, блок формирования кода инерционной шкалы и блок управления, первый и второй выходы которого подключены соответственно к первому и второму управляющим входам блока дискретизации и хранения вход которого через усилитель сое(51)4 Н 03 М 3/00 Н 04 В 1/ динен с источником сигнала, а выход подключен к первому входу блока масштабного усиления, управляющие входы которого объединены с соответствующими вторыми входами формирователя кода и подключены к первым выходам блока формирования кода инерционной шкалы, второй выход которого соединен с первым входом блока управления, третий выход которого подключен к третьему входу формирователя кода, а четвертый, пятый, шестой и седьмой выходы соединены соответственно с первым, вторым,.третьим.и четвертым входа-ми блока формирования кода инерцион- Ж ной шкалы, пятый вход которого объе- динен с первым входом блока определения кода мгновенной шкалы и под- С . ключен к второму выходу аналого-цифрового преобразователя, шестые вхо- ф ды блока формирования кода инерционной шкалы соединены с выходамИ блока определения кода мгновенной шкалы, вторые входы которого подключены к соответствующим первым выходам аналого-цифрового преобразователя, третий и четвертый выходы которого соединены соответственно с вторым и третьим входами блока управления, восьмой выход которого соединен с управляющим входом блока коммутации, выход которого через блок смещения уровня подключен к первому входу аналого-цифрового преобра-зователя, второй и третий входы ко" торого соединены соответственно с девятым и десятым выходами блока управления, четвертый вход которого подключен к шине внешней синхронизации.

1197085

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок формирования кода инерционной шкалы содержит блок начальной установки, блок формирования импульса смены знака, элемент НЕ, три блока элемен.тов И, блок самоблокировки памяти, .блок памяти признака, элемент И, блок уменьшения кода, блок элементов ИЛИ, регистр, цйфровой компара тор и элемент ИЛИ, выход которого подключен к первому входу блока памяти признака, выход которого соединен с первыми входами элемента

И и блока самоблокировки памяти, выход которого подключен к второму входу блока памяти .признака, выход элемента И соединен с первым входом блока уменьшения кода, выходы которого соединены с первыми входами третьего блока элементов И, выхо» ды всех блоков элементов И подключены к соответствующим входам блока элементов ИЛИ, выходы, которого сое динены с первыми входами регистра, первые выходы которого соединены .с первыми выходами блока формирования кода инерционной шкалы и подключены к соответствующим первым входам второго блока элементов И и цифрового компаратора, вторые вьмоды регистра подключены к вторым входам блока уменьшения кода, второй вход регистра соединен с выходом блока начальной установки, а третий вход — с первым входом блока формирования кода инерционной шкалы, входы которого с второго но пятый подключены соответственно к третьему входу блока памяти признака, второму входу блока самоблокировки памяти, первому:и второму входам блока формирования импульса смены знака, первый выход которого соединен с вторым входом третьего блока, элементов И и с вторым выходом блока формирования кода инерционной шкалы, шестые входы которого подключены к первым входам первого блока элементов И и вторым входам цифрового компаратора, первый выйод которого соединен с вторым входом первого блока элементов И и первым входом элемента ИЛИ, второй выход цифрового компаратора подключен к второму входу элемента ИЛИ и через элемент НŠ— к второму входу элемента И, третий выход цифрового компаратора соединен с третьим входом третьего блока элементов И и вторым входом второго блока элементов И, третий вход которого подключен к второму выходу блока формирования импульса смены знака.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок управления содержит формирователь импуль са управления блоком коммутации, формирователь импульса конца первого цикла, блок формирования импульса обнуления памяти, формирователь импульса конца преобразования, генератор тактовых импульсов, первый и второй формирователи импульсов, задающий генератор импульсов, переключатель, триггер, блок формирования импульсов начальной установки и формирователь импульсов синхронизации, первый выход формирователя импульса конца преобразования соединен с первым входом генератора тактовых импульсов, выход которого подключен к входу первого формирователя импульсов, выход задающего генератора соединен с первым входом переключателя, выход которого через второй формирователь подключен к второму входу генератора тактовых импульсов и первому входу формирователя импульса управления блоком коммутации и первому входу триггера, первый выход которого подключен к первому входу блока .формирования импульсов начальной установки, первый выход которого соединен с входом формирователя импульсов синхронизации, первый выход которого подключен к второму входу триггера, второй выход которого соединен с первым входом блока формирования импульса обнуления .памяти, второй вход которого объединен с вторым входом блока формирования импульсов начальной установки и подключен к первому выходу формирователя импульса. конца первого цикла, второй выход которого соединен с вторым входом формировате ля импульса управления блоком коммутации, выход второго формирователя импульсов соединен с первым выходом блока управления, выходы которого с второго по десятый соединены соответственно с первым выходом первого формирователя импульсов, вторым

1 вьмодом формирователя импульса конца преобразования, вторым вьмодом фор,мирователя импульсов синхронизации, выходом блока формирования импульса обнуления памяти, третьим и четвертым вьмодами формирователя импульсов синхронизации, выходом формирователя импульса управления блоком коммутации, вторым выходом первого формирователя импульсов и вторым выходой блока формирования им197085 пульсов начальной установки, первый второй, третий и четвертый входы блока управления подключены соответственно к третьему входу блока формирования импульса обнуления па" мяти, входу формирователя импульса конца первого цикла, входу формирователя импульса конца преобразования, объединенному с третьим входом блока формирования импульсовначальной ус. тановки,и второмувходу переключателя.

10

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах дискретной обработки звуковых сигналов, например, в телерадиовещании.

Цель изобретения — увеличение точности и уменьшение времени кодирования.

На фиг. 1 изображена структурная схема устройства, на фиг. 2 — структурная схема блока формирования кода инерционной шкалы; на фиг. 3 -структурная схема блока управления; на фиг..4 — принципиальная электрическая схема аналоговой части устройст ва, яа фиг. 5 — принципиальная электрическая схема аналого-цифрового преобразователя .(АЦП) и формирователя кода; на фиг. 6 — принципиальная электрическая схема блока определе ния кода мгновенной шкалы; на фиг.7принципиальная электрическая схема блока формирователя кода инерционной шкалы, на фиг. 8 — принципиальная электрическая схема блока управления на фиг. 9 — характеристика квантования отсчетов звукового сигнала, на фиг. 10 — временные диаграммы импульсов, вырабатываемых в блоке управления..

Устройство для кодирования звуковых сигналов с инерционнымкоипан..дированием (фиг. 1) содержит последовательно соединенные источник 1 . сигнала,, усилитель 2, блок 3 дискретизации и хранения и блок 4 масштабного усиления, вход и выход которого подключены к входам блока 5 коммутации, аналого-цифровой преоб2 разователь (АЦП) 6, формирователь 7 кода, блок 8 смещения уровня,. блок

9 определения кода мгновенной шкалы (MII), блок 10 формирования кода. инерционной шкалы (ИШ) и блок 11 управления. Первые выходы 12 АЦП 6 подключены к первым входам 13 формирователя 7 кода, вторые входы 14 которого объединены с управляющими входами блока 4 масштабного усиления и подключены к первым выходаи

15 блока 10 формирования кода. ИШ, второй выход 16 которого соединен с первым входом 17 блока 11 управления, первый и второй выходы 18 и 19 последнего подключены к соответствующим управляющим входам блока 3 дискретизации и хранения, третий выход 20 блока 11 управления соединен с третьим входом 21 формирователя 7 кода. Выходы 22 — 25 с четвертого по седьмой блока 11 подключены к входам 26 — 29 с первого по четвертый блока 10, пятый вход 30 которого объединен с первым входом блока 9 определения кода

ИШ и подключен к второму выходу 31

АЦП 6, вторые входы блока 9 соединены .с соответствующими первьми выхо дами 12 АЦП 6, к первому входу 32 которого через блок 8 смещения уровня подключен выход блока 5 коммутации, а выходы блока 9 подключены к шестым входаи 33 блока 1О. Восьмой выход 34 блока 11 управления соединен с управляквцим входом блока 5 коммутации, а девятый 35 и десятый

36 выходы подключены к второму 37 и третьему 38 входам АЦП 6, третий

39 и четвертый 40 выходы которого соединены с вторым 41 и третьим 42 входами блока 11 управления, четвертый вход 43 которого подключен к шине 44 внешней синхронизации.

Блок 10 формирования кода ИШ (фиг. 2) содержит блок 45 начальной установки, блок 46 формирования импульса-смены знака, элемент НЕ 47, первый 48 и второй 49 блоки элементов И и соединенные последовательно по первым выходам и входам блок 50 самоблокировки памяти, блок 51 памяти признака, элемент И 52, блок 53 уменьшения кода, третий блок 54 элементов И, блок 55 элементов ИЛИ регистр 56 кода ИШ, цифровой ком-. паратор 57 и элемент ИЛИ 58, выход которого подключен к второму входу блока 51 памяти признака, выход которого соединен с первым входом блока 50 самоблокировки памяти.

Второй выход цифрового компаратора

57 подключен к второму входу элемента ИЛИ 58 и через элемент. НЕ 47— к второму входу элемента И 52, третий выход компаратора 57 соединен с вторым входом третьего блока 54 и первым входом второго блока 49 элементов И. Вторые входы последнего подключены к соответствующим первым выходам регистра 56, которые соединены с первыми выходами

15 блока 10 формирования кода HIII.

Входы 26 — 30 с первого по пятый блока 10 подключены соответственно ,к второму входу регистра 56, третье му входу блока 51, второму входу олока 50 и первому и второму входам блока 46, первый выход которого соединен с третьим входом третье-. го блока 54 элементов И и вторым выходом 16 блока 10, шестые входы

33 которого подключены к вторым входам компаратора 57 и первым входам первого блока 48 элементов

И, второй вход последнего соединен с первым выходом компаратора 57.

Выходы первого 48 и второго

49 блоков элементов И подключены к вторым и третьим входам блока 55 элементов ИЛИ, третий вход блока 49 соединен с вторым выходом блока 46 формирования импульса смены знака, а третий вход регистра 56 кода ИШ подключен к выходу блока 25 начальной установки.

Блок 11 управления (фиг. 3) содержит формирователь 59 импульса управления блоком коммутации, фор4 мирователь 60 импульса конца первого, цикла, блок 61 формирования импульса обнуления памяти, соединенные последовательно по первым выходам и входам формирователь 62 импульса конца преобразования, генератор 63 тактовых импульсов и первый формирователь 64 импульсов и соединенные последовательно по первым выходам и входам задающий генератор 65 импульсов, переключатель 66, второй формирователь 67 импульсов, триггер

68 завершения первого цикла, блок

69 формирования импульсов начальной установки и. формирователь 70 .импульсов синхронизации, первый выход которого подключен к второму входу триггера 68, второй выход которого соединен с первым входом

1197085

20 блока 61 Второй вход nîñëåäíåão в месте с вторым входом блока 69 . подключены к первому выходу формирователя 60, второй выход которого соединен с первым входом формирователя 59. Второй вход последнего .объединен с вторым входом генератора 63 и подключен к выходу второ;го формирователя 67 импульсов, соединенному с первым выходом 18 бло ка 11 управления.

Выходы 19, 20., 22 — 25, 34 — 36 со второго по десятый блока 1 1 управления подключены соответственно к первому выходу первого формирователя 64 импульсов, второму выходу формирователя 62, второму выходу формирователя 70, выходу блока 61, третьему и четвертому выходам формирователя 70, выходу формирователя

40 59> второму выходу первого формирователя 64 импульсов и второму выходу блока 69. Входы 17, 41, 42 и 44 с первого по четвертый блока 11 управления соединены соответственно с третьим входом блока 61, входом формирователя 60, входом формирователя 62, объединенным с третьим входом блока 69 и вторым входом переключателя 66.

В качестве примера реализации устройства для кодирования:звуковых сигналов с инерционным компан дированием приведена койкретная принципиальная схема (фиг. 4 — 8). !

55 Источником I сигнала может- служить микрофонный усилитель, магнитофон, электропроигрывающее устройство и пр. Усилитель 2 содержит

1197085 усилительный каскад 71 (фиг. 4), собранный на микросхеме типа

К553УД1А, и пассивный трехзвенный

LC-фильтр 72 Кауэра 7-ro порядка.

Усилительный каскад 71 предназначен для согласования динамического диапазона звукового сигнала (ЗС) ис точника 1 с диапазоном квантования устройства, а фильтр 72 — для подавления высокочастотных составляющих ЗС, лежащих вьппе половины частоты дискретизации (24 кГц) .

Блок 3 дискретизации и хранения со-. .держит два буферных каскада 73 и 74, 15 триггер-формирователь 75 импульса дискретизации (элементы типаК531ЛАЗ), формирователь 76 импульса управления ключом 77 на дифференциальном каскаде 78, 79 и запоминающий конденсатор 80.

Входной буферный каскад 73 на микросхеме типа К544УД2 работает в режиме повторителя напряжения. . Высокое входное сопротивление выходного буферного каскада 74 на микросхеме типа К574УДIA предотвращает разряд запоминающего конденсатора

78 в период времени хранения отсчета

ЗС. Стабилитроны в базовых цепях дифференциального каскада 78, 79 служат для согласования уровней .ТТЛ с диапазоном работы ключа 77.

Блок 4 масштабного усиления собран . на операционном усилителе 81!типа

К544УД2А с резистивной матрицей

82 типа 301НРЗ и ключами 83 на микросхеме типа К590КНЬ в цепи обратной связи. Резисторы матрицы 82 R-2R соединены таким образом,,что обра-. зуют делитель выходного напряжения" операционного усилителя 81 в соотношении 1-2-4-8. Для согласования уровней ТТЛ с уровнями КМОП ключей

83 используют элементы НЕ 84 серии

К155ЛНЗ с открытым коллектором. Блок.

5 коммутации собран на микросхеме

85 К590КН6 с согласователем уровней

ТТЛ-КМОП на элементе Зб типа К155ЛНЗ.

Блок 8 смещения уровня реализован на операционном усилителе 87 типа К574УД1А,.работающем в режиме .суммирования напряжения отсчетов сигнала с половиной опорного напряжения АЦП б.

АЦП 6 (фиг. 5) построен по широко известной схеме последователь ного приближения и содержит регистр

Код МШ

Код сигнала (выходы регистра 88) 1р 2р Зр 4р 1р 2р

0 0,0 0 0 0

0 .0 0

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0

0 1 1 0

0 1 1

1. 0 0

1 0 0 1

0 1

1 0 1 1

1 1 0 0

1 1 0

1 . 1 1 0

1 1 1 1

0

0 88 последовательных приближений на микросхеме типа К155ИР 17, цифро. аналоговый преобразователь (ЦАП)

89 типа К1108ПА1А и компаратор

90 типа К521САЗБ.

Особенностью данной схемы является включение компаратора 90 в режиме сравнения токов. Диоды на его входе защищают компаратор 90 от перегрузки. формирователь 7 кода содержит регистр 91 из четырнадцати

D-триггеров (три микросхемы К155ТМ5 и половину микросхемы К155ТМ7).

Блок 9 определения кода. мгновенной шкалы (фиг. 6) реализован на логических элементах серии К155 типа

К155ЛП5, К155ЛА4 и К155ЛАЗ.

Показанное включение логических элементов реализует следующую таблицу истинности.

1197085 8

Блок 10 формирования кода инер= ционной шкалы выполнен на микросхемах серии К155. Принципиальная электрическая схема блока приведена на фиг. 7. Первый 48, второй 49 и тре тий 54 блоки элементов И и блок 55 элементов ИЛИ выполнены на микро. схемах 92 и 93 типа К155ЛРЗ, а также на третьем и четвертом элементах микросхемы 94 типа К155ЛАЗ. Регистр

56 кода инерционной шкалы выполнен на микросхеме 95 типа К155ТМ7, Блок

45 начальной установки содержит конденсатор 96 и регистр 97. Цифровой компаратор 57 выполнен на микросхеме 98 типа К155ИМЗ и первом элементе микросхемы 99 типа К155ЛАЗ

Элемент НЕ 47 реализован на втором элементе той же микросхемы 99 ° Элемент ИЛИ 58 реализован на третьем элементе микросхемы 99. Блок 51 памяти признака, выполнен на первом

D-триггере микросхемы 100 типа

К155ТМ2. Блок 50 самоблокировки памяти реализован на втором элементе микросхемы 94 типа К155ЛИ1. Элемент

И 52 выполнен на первом элементе той же микросхемы 94. Блок 53 уменьшения кода реализован на сумматоре 101 типа К155ИМЗ и двух элементах микросхемы 102. Блок 46 формирования импульса смены знака содержит второй D-триггер микросхемы 100 типа К155ТМ2, два ждущих мультивибратора, собранных на микросхеме 103 типа К155АГЗ с соответствующими время .задающими элементами 104 — 107 и

° два элемента 2И-НЕ микросхемы 1.02, служащих для смешивания импульсов смены знака от положительных и отрицательных фронтов смены кода первого разряда;

Блок 11 управления также в основном выполнен на микросхемах 155 серии (фиг. 8). Задающий генератор

65 импульсов выполнен по схеме мультивибратора на элементах 108 и 109 микросхемы типа К155ЛАЗ с времязадающими элементами 110-112. Второй формирователь 67 импульсов выполнен в виде ждущего мультивибратора на микросхеме 113 типа К155АГЗ с времязадающими элементами 114 и 115 ,используется инверсный выход мультивибратора. Генератор 63 тактовых импульсов содержит RS-триггер запуска на первом 116 и втором 117 элементах микросхемы типа К155ЛАЗ, непосредственно тактовый генератор, выполненный на третьем элементе

118 той же микросхемы с линией 119 задержки типа ММЛЗ-М-0,5/300 в цепи

5 обратной связи и формирователь фронтов на первом элементе 120 микросхемы типа К155ЛИ1. Первый формиро- . ватель 64 импульсов выполнен на микросхеме 121 с времязадающими

1р элементами 122, 123 аналогично формирователю 67 импульсов. Формирователь 59 импульса управления блоком коммутации и триггер 68 завершения цикла представляют собой

RS-триггеры, выполненные на эле-.

15 ментах 124-127 микросхемы типа

К155ЛАЗ. Блок 69 формирования импульсов начальной установки содер жит второй элемент 2И 128 микросхемы типа К155ЛИ1 и четвертый элемент 2И-НЕ 129 микросхемы типа

К155ЛАЗ. Формирователь 70 импульсов синхронизации содержит ждущий. мультивибратор на микросхеме 130 типа К155АГЗ с времязадающими

25 элементами 131 и 132, линию 133 задержки типа ММЛЗ-M-1,0/300 с отводом через О, 1 мкс и два формирователя.на элементах 134 и 135 типа К155ЛИ1; Формирователь 60 импульсов конца первого цикла выполнен на микросхеме 136 типа

К155АГЗ с времязадающей цепочкой

137 — 139. Формирователь 62 импульсов конца преобразования выполнен

35. на микросхеме 140 аналогично. Блок

61 формирования импульса обнуления памяти выполнен на элементе ЗИ-НЕ

141 типа К155ЛА4.

Устройство работает следующим

40 образом

Аналоговый звуковой сигнал поступает на вход усилителя 2 (фиг.1) где усиливается таким образом, чтобы использовалась вся шкала

45 квантования, и ограничивается по, спектру с целью предотвращения перекрытия боковых полос ЗС при дискретизации, после чего поступает на вход блока 3 дискретизации и . хранения. Далее работа устройства для кодирования звуковых сигналов происходит следующим образом.

При подаче питающего напряжения

+5В конденсатор 96 в блоке 45 на55 чальной установки (фиг. 7) не может мгновенно зарядиться до напряжения, равного уровню логической единицы

+2,4В. Постоянная времени заряда

1197085 10 цепи 97, 96 выбрана такой, чтобы . на R-входе D-триггеров 95 регистра 56 кода ИШ оставался уровень логического нуля на время, достаточное для установки триггеров в нулевое состояние. Таким образом, в начале работы устройства на управляющем входе блока 4 масштабного .усиления всегда устанавливается код "00", соответствующий самой точной шкале квантования (фиг.9), что предотвращает грубое квантование ЗС в начальный момент работы. Задающий генератор 65 импульсов (фиг. 3,8) запускается и на его выходе появляются прямоугольные импульсы с периодом

20,8 мкс (48 кГц). Если переключатель 66 находится в верхнем положении (фиг.8), то эти импульсы поступают на вход второго формирователя 67 импульсов, где по их положительному фронту вырабатываются короткие (длительностью 150 нс) отрицательные импульсы (фиг.10 а,б).

Наличие второго формирователя 67 импульсов обеспечивает возможность внешней синхронизации устройства со входа 44 любым импульсным сигналом с частотой 48 кГц. Короткий отрицательный импульс поступает одновременно на вход блока 3 дискретизации и хранения (выход 18 блока

11) как импульс начала выборки (ИНВ), на второй вход генератора 63 такто.вых импульсов, на первый вход формирователя 59 импульса управления блоком коммутации и на первый вход триггера 68 завершения первого цик ла.

С приходом ИНВ на первый управляющий вход блока 3 дискретизации и хранения (фиг. 4) RS-триггер 75 устанавливается в единичное состояние. На коллекторе транзистора 79 появляется потенциал + 15 В. Ключ 77 открывается и конденсатор 80 заряжается до напряжения 3С и далее отслеживает его изменения. Одновременно (фиг. 3, 8) RS-триггер в . формирователе 59 импульса управления блоком коммутации (фиг. 10 д) и триггер 68 завершения первого цикла устанавливаются в единичные состояния. При этом уровень логичес-. кой единицы с восьмого выхода 34 блока 11 управления поступает на управляющий вход блока 5 коммутается импульсом конца выборки (ИКВ), который с второго выхода 19 блока

45 11 управления поступает на второй

50 до минус 9 В, ключ 77 закрывается.

Напряжение сигнала, оставшееся на конденсаторе 80, хранится в течение всего времени преобразования от5 счета.

Напряжение отсчета сигнала с выхода блока 3 дискретизации и хранения (фиг. 1) поступает на сигналь.

40 ции (фиг. 1,4), который подключает выход блока 3 дискретизации и хранения к входу блока 8 смещения уровня, а уровень логической единицы с выхода триггера 68 завершения первого цикла поступает на первый вход блока 69 формирования импульсов начальной установки (фиг. 8), элемент 129, на выходе которого устанавливается уровень логической единицы. Последний поступает на соответствующий вход элемента 128, на другом входе которого установлен потенциал логического нуля, приходящий с четвертого выхода 40 АЦП 6 (фиг. 5) . На втором выходе блока 69 формирования импульсов начальной установки устанавливается уровень логического нуля (фиг ° 10 г), который поступает с десятого выхода 36 блока 11 уйравления на третий вход

38 АЦП 6 (фиг. 5), подготавливая таким образом регистр 88 последовательных приближений к работе. Отрицательный импульс с выхода второго 67 формирователя импульсов поступает на второй вход генератора 63 тактовых импульсов (фиг. 8). При этом RS-триггер на элементах 116 и

117 устанавливается в единичное состояние и на входе элемента 118 возникает уровень логической единицы. Генератор 63 тактовых импульсов начинает вырабатывать прямоугольные импульсы в виде меандра, которые через элемент 120 поступают на вход первого формирователя 64 импульсов. В последнем по отрицательным фронтам меандра формируют-. ся короткие..положительные и отрицательные импульсы длительностью 150 нс и периодом в 1 мкс(фиг.10 s) "

Первый отрицательный импульс являуправляющий вход блока 3 дискретизации и хранения (фиг. 4). При этом

RS-триггер 75 возвращается в нулевое состояние, потенциал на коллекторе транзистора 79 снижается

11 11 ный вход блока 4 масштабного усиления и на второй вход блока 5 коммутации, с выхода которого отсчет поступает на вход блока 8 смещения уровня, где складывается с половиной опорного напряжения АЦП 6 ° Сдвинутое по уровню напряжение отсчета ЗС с выхода блока 8 поступает на первый вход 32 АЦП 6. Первый тактовый импульс, поступающий на второй вход 37 АЦП 6 (фиг. 5) с девятого выхода 35 блока 11 управления (фиг. 8), устанавливает регистр

88 последовательных приближений (фиг. 5) таким образом, что на выхо. де. первого разряда Регистра или на .входе первого .разряда ЦАП 89 появляется уровень логической единицы,. а на остальных разрядных входах ЦАП 89 устанавливаются уровни логического нуля. Через резистор

R, находящийся внутри ЦАП 89 и суммирующий весовые токи ЦАП и ток входного сигнала U, приходящего с выхода блока 8 смещения уровня на первый вход 32 АЦП 6, начинает течь разностный ток I †I z,,. где I-ток отсчета сигнала, II — весовой

P ток первого разряда, который вызывает соответствующее падение напряжения, прикладывающееся к входу компаратора 90. Если U > Б! (I + I ), то д0 = (Х вЂ” I< ) . К ) О, на выходе компаратора 90 устанавливается уровень логической единицы. Если

Ц с Ц1 (I

В любом случае информация с выхода компаратора 90 поступает на Э-вход регистра 88 последовательных прибли— жений АЦП 6 (фиг. 5). С приходом второго тактового импульса с блока 11 управления на второй вход

37 АЦП 6,(фиг. 1) эта информация записывается s регистр 88 и одновременно на.выходе второго разряда регистра 88, а следовательно, и на входе,,второго разряда ЦАП 89, появляется уровень .логической едиHHgbI Если U< > 01р + U> (I с,P ). р+ L), то на выходе компаратора 90 появляет ся уровень логической единицы, а если U + U + U р, то устанавливается уровень логического нуля.

В любом случае информация с выхода компаратора 90 поступает íà D-вход регистра 88 и записывается в него с приходом третьего тактового импуль97085 12 са, который одновременно включает весовой ток третьего разряда ЦАП.

Подобным. образом определяются третий и четвертый разряды кодового слова в первом цикле преобразования..

С приходом пятого тактового им-.. пульса информация о значении четвертого разряда кода записывается в регистр 88 и одновременно отрицательный фронт импульса установки пятого разряда ЦАП 89 поступает с третьего выхода 39 АЦП 6 на второй вход 41 блока 11 управления (фиг.8)

По этому фронту в формирователе 60

10 импульсов конца первого цикла вырабатываются два импульса длительностью порядка 150 нс. Отрицательный импульс поступает на первый вход форми рователя 59 импульса управления блоком коммутации, RS-триггер последнего устанавливается в нулевое состояние, и уровень логического нуля с восьмого выхода 34 блока 11 управления

20 ливает уровень логического нуля на выходе элемента 128, а. следовательно, и на третьем входе 38 АЦП 6 (вход установки). Одновременно отрицательный фронт с первого выхода ,(элемент 129) блока 69 формирова- ния импульсов начальной установки поступает на вход формирователя 70 импульсов синхронизации. Мультивибратор 130 формирует два импульса

45 длительностью 150 нс. Положительный импульс с седьмого выхода 25 блока 11 управления (фиг. 1) поступает на четвертый вход блока 10 фор— мирования кода ИШ,. а отрицательный импульс поступает на вход линии

133 задержки..

Далее начинается определение ко50 да.инерционной шкалы. Второй, третий и четвертый разряды кода с первых выходов 12 АЦП 6 поступают на вторые входы блока 9 определения кода мгновенной шкалы, на первый

55 поступает на управляющий вход блока

25 5 коммутации (фиг . 1), который подключает вход блока 8 смещения уров ня к выходу блока 4 масштабного усиления. Положительный импульс с другого выхода формирователя 60 импульса конца первого цикла (фиг.8) поступает на блок 61 формирования импульса обнуления .памяти и на второй вход блока 69 формирования импульсов начальной установки. На выходе элемента 129 возникает уровень

35 логического нуля, который устанав13 1 вход которого со второго выхода 31

AIgI 6 подается инверсный первый раэ ряд. В соответствии с таблицей истинности, приведенной выше, блок

9 определения кода мгновенной шкалы вырабатывает двухразрядный код, который поступает на шестые входы

33 блока 10 Формирования кода ИШ (фиг. 2), т.е. на вторые входы цифрового компаратора 57 и на первые входы первого блока 48 элементов И

Причем в начальный момент времени могут сложиться две ситуации:

1) код мгновенной шкалы равен коду инерционной шкалы, записанному в регистр 56 кода инерционной шкалы, 2) код мгновенной шкалы больше кода инерционной при условии, что текущий отсчет сигнала не является первьй после изменения его полярности. ровой компаратор 57 на первом выходе выдает уровень логической единицы, а на втором и третьем выходах устанавливается уровень логического нуля. При этом (фиг. 2) на первом входе элемента ИЛИ 58 на втором входе первого блока 48 элементов И устанавливаются уровни логической единицы. На втором входе элемента

ИЛИ 58 и на входе элемента НЕ 47

Тогда в первом случае цифровой компаратор 57 выдает с первого выхо да (выход Р микросхемы 98, фиг.7) на элемент ЙЛИ 58 и на первый блок 48.элементов И уровень логического нуля, с третьего выхода (на фиг. 7 выход второго элемента микросхемы 99) на второй и третий блоки 49, 54 элементов И вЂ” уровень логической единицы, а со второго выхода первый элемент микросхемы 99 на элемент ИЛИ 58 и элемент НЕ 47 уровень логического нуля. При этом первый блок 48 элементов И оказывается запертым, на выходе элемента ИЛИ 58 (выход третьего элемента микросхемы 99) появляется уровень логической единицы, на выходе второго .элемента НЕ 47 микросхемы 99— уровень логического нуля.

В это время с шестого выхода 24 блока 11 управления (фиг ° 1) на третий вход 28 блока 10 формирования кода инерционной шкалы, т.е. на второй вход блока 50 самоблокировки памяти, который открыт,- поступа" ет положительный синхроимпульс дли тельностью 150 нс (см. фиг. 10 з).

Блок 51 памяти признака записывает информацию с выхода элемента

ИЛИ 58 и на его выходе появляется уровень логического нуля„ который запирает блок 50 самоблокировки памяти и элемент И 52. Таким образом, в блоке 51 памяти признака записана информация о том, что код мгно:

30 устанавливаются уровни логического нуля. На первом входе второго блока

49 элементов И и. на втором входе третьего блока 54 элементов И также

35 устанавливаются уровни логического нуля, запирая их. Уровень логической единицы с выхода элемента ИЛИ 58 поступает на второй вход блока 51 памяти признака, куда записывается с

40 приходом синхроимпульса с шестого выхода 24 блока 11 управления на тре тий вход 28 блока 10 формирования ко да ИШ. При этом на первый вход блока 50 саиоблокировки памяти подает45 ся уровень логического нуля предотУ вращая возможность прохождения синхро" импульса на синхровход блока 51 памяти, признака. Уровень логического нуля с выхода блока 51 поступает на первый вход элемента И 52, на

50 выходе которого также устанавливается уровень логического нуля, предотвращая возможность уменьшения кода инер ционной шкалы до момента смены полярности отсчета. Таким образом, в блок

51 памяти признака записана информация о тои, что код мгновенной шкалы был хотя бы раз больше кода инерционной шкалы, и открыт первый блок

197085 14 венной шкалы был равен коду инерционной шкалы, а на третий вход третьего блока 54 элементов И с первого выхода блока 46 формирования импульса смены знака подается уровень логического нуля, запирая его

Поэтому через 100 нс, с приходом второго синхроимпульса с четвертого выхода 22 блока 11 управления на первый вход 26 блока 10 формирования кода инерционной шкалы (фиг-.10 и), код с выходов регистра 56, кода инерционной шкалы через открытый второй блок 49 элементов И, блок 55 элементов ИЛИ поступает на первые входы регистра 56 и записывается в него, Во втором случае, когда код мгновенной шкалы больше кода инерционной шкалы, записанного первоначально в регистре 56 кода Hill, циф15

1197085

5.

15

25

35

55

48 элементов И. Поэтому код мгновенной шкалы с шестых входов 33 блока 10 формирования кода ИШ,через первый блок 48. элементов И и блок

55 элемечтов ИЛИ поступает на первые входы регистра 56 кода ИШ, куда записывается с приходом синхроимпульса, íà его второй вход с четвертого выхода 22 блока 11 управления.

После записи кода в регистр 56 он поступает на управляющие входы блока 4 масштабного усиления (фиг. 1) в котором устанавливается один из возможных коэффициентов усиления напряжения отсчета. Далее напряжение отсчета через блок 5 коммутации поступает на вход блока 8 смещения уровня, с выхода которого подается на первый вход 32 АЦП 6.

С приходом шестого тактового импульса с девятого выхода 35 блока 11 управления на второй вход 37 АЦП 6 (фиг. 4) производится вторая установка регистра 88 последовательных приближений и затем последовательное уравновешивание напряжения отсчета так, как описано выше. Разница только в том,что теперь во втором цикле преобразования определяются все 12 разрядо