Система связи с дельта-модуляцией

Система связи с дельта-модуляцией

Иллюстрации

Показать все

Реферат

 

. СИСТЕМА СВЯЗИ С ДЕЛЬТА МОДУЛЯЦИЕЙ, содержащая на передающей стороне аналого-цифровой преобразователь , блок задержки комбинации на время цикла, вькод которого подключен к первому входу первого вычитающего блока, второй вход которого соединен с вьгходон аналого-цифрового преобразо.вателя, а на приемной стороне - первый сумматор и цифроаналоговый преобразователь, вход которого соединен с,первым входом первого сумматора-через.блок задержки кодовой комбинации на время цикла приемной части, отличающаясятем , что, с целью повышения Пропускной способности путем сокращения длины передараемой кодовой комбинации , на передающей стороне введены второй вычитающий блок, первый и второй входные регистры, анализатор знака кода разности, первый и . второй ключи, анализатор кода величины разности, блок управления шагом квантования, формирователь кода шага квантования и выходной регистр, причем первый и второй входы второго вычитающего блока объединены соот ветственно с вторым и первым входами первого вычитающего блока, выход которого соединен с входом первого входного регистра, выход старшего разряда которого соединен с первым входом анализатора знака кода разности , выход второго вычитающего бло ка соединен с входом второго входного регистра, выход старшего разряда которого соединен с вторым входом анализатора знака кода разности, выход которого соединен с объединенным первым управляющим входом блока задержки кодовой комбинации на вреI мя цикла, управляющими входами пер (Л вого и второго ключей и знаковым . входом выходного регистра , информационные вьцсоды первого и второго входных регистров соединены с входами соответственно первого и второго регистров, выходы которых подсоединены к информационной шине, объединяющей информационный вход блока задерж ки кодовой комбинации на время цикла, вход анализатора Кода величины разности и вход блока управления шагом эо квантования, управляющий вход котороЭ ) го соединен с первым анализатора кода величины разности, второй вход которого соединен с первым выходом анализатора кода величины раз-ности , второй выход которого соединен с вторым управляющим входом блока задержки кодовой комбинации на время цикла, а третий выход анализатора кода величины разности соединен с входом формирователя кода шага квантования, параллельный выход которого соединен с первым параллель-

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ.

РЕСПУБЛИН (19) (11) (51) 4 Н 03 M 3 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA (21) 3778780/24-09 (22) 06.08.84 (46) 07.12.85 . Вюл. Ф 45 (72) А.И.Ладик, В.А.Ружинский и Ю.Н.Дробот (53) 621.376.56(088.8) (56) Прагер Э. и др. Цифровая техника в связи. M.: Радио и связь, Прага, SNTL, 1981, с. 28.

Венедиктов M.Ä. и др. Дельтамодуляция. Теория и применение.

M. Связь, 1976, с. 24,25 (прототип). (54}(57). СИСТЕМА СВЯЗИ С ДЕЛЬТА. МОДУЛЯЦИЕЙ, содержащая на передающей стороне аналого-цифровой преобразователь, блок задержки комбинации на

"время цикла, выход которого подключен к первому входу первого вычитающего блока, второй вход которого соединен с выкодоМ аналого-цифрового преобразователя, а на приемной стороне — первый сумматор и цифроаналоговый преобразователь, вход которого соединен с.первым входом первого сумматора через. блок задержки кодовой комбинации на время цикла приемной части, отличающаяся тем, что, с целью повышения пропускной способности путем сокращения длины передараемой кодовой комбинации, на передающей стороне введены второй вычитающий блок, первый и второй входные регистры, анализатор знака кода разности, первый и, второй ключи, анализатор кода величинь) разности, блок управления шагом квантования, формирователь кода шага квантования и выходной регистр, причем первый и второй входы второго вычитающего блока объединены соот ветственно с вторым и первым входами первого вычитающего блока, выход которого соединен с входом первого входного регистра, выход старшего разряда которого соединен с первым входом анализатора знака кода разности, выход второго вычитающего бло ка соединен с входом второго входного регистра, выход старшего разряда которого соединен с вторым входом анализатора знака кода разности, выход которого соединен с объединенным первым управляющим входом блока задержки кодовой комбинации на время цикла, управляющими входами первого и второго ключей и знаковым входом выходного регистра, информационные выходы первого и второго входных регистров соединены с входами соответственно первого и второго регистров, выходы которых подсоединены к информационной шине, объединяю" щей информационный вход блока задержки кодовой комбинации на время цикла, вход анализатора кода величины. разности и вход блока управления шагом квантования, управляющий вход которого соединен с первым выходом анализатора кода величины разности, второй вход которого соединен с первым выходом анализатора кода величины разности, второй выход которого соединен .с вторым управляющим входом блока задержки кодовой комбинации на время цикла, а третий выход анализатора кода величины разности соединен с входом формирователя кода шага квантования, параллельный выход которого соединен с первым параллель1197086 ным входом выходного регистра, второй параллельный вход которого соединен с параллельным выходом блока управления шагом квантования, при этом блок задержки кодовой комбинации на время цикла содержит блок управления записью, выход которого через первый, регистр соединен с объединенными первыми входами второго сумматора и третьего вычитающего блока, объединенные вторые входы которых через второй регистр соединены с объединенными выходами третьего и четвертого ключей, входы которых соединены с выходами соответственно второго сумматора и третьего вычитающего блока, причем объединенные управляющие входы третьего и четвертого ключей являются первым управляющим входом блока задержки кодовой комбинации на время цикла, вторым управляющим входом которого является вход блока управления записью, информационный вход первого регистра является информационным входом блока задержки кодовой комбинации на время цикла, выходом которого является выход третьего ключа, а на приемной стороне введены третий входной регистр, формирователь команд, блок

Изобретение относится к радиотехнике и связи и может быть использовано в телефонии, в системах передачи данных и телевидении.

Целью изобретения является ловы" шение пропускной способности путем сокращения длины передаваемой кодовой комбинации.

На фиг. 1 приведена структурная электрическая схема передающей стороны системы связи с дельта-модуляцией; на фиг . 2 — структурная электрическая схема приемной стороны системы связи с дельта-модуляцией.

Система связи с дельта-модуляцией содержит на передающей стороне аналого-цифровой преобразователь 1, первый 2 и второй 3 вычитающие блоки, первый 4 и второй 5 входные регистры, выходной регистр 6, анализа5

1S

20 управления, формирователь кода знака разности, промежуточный регистр, четвертый вычитающий блок и пятый и шестой ключи, выходы которых объединены и соединены с входом цифроана логового преобразователя, выход. старшего разряда третьего входного регистра через формирователь кода знака разности соединен с объединенными управляющими входами пятого и шестого ключей, входы которых соединены с выходами соответственно первого сумматора и четвертого вычитающего блока, первый и второй входы которого объединены соответственно с первым и вторым входами первого сумматора, второй вход которого через промежуточный регистр соединен с выходом ! блока управления, управляющий вход которого соединен с выходом формирователя команд, параллельный вход которого соединен с параллельным выходом служебной информации третьего.входного регистра, параллель" .ный информационный выход которого совместно с параллельным выходом служебной информации посредством информационной шины подключен к информационному входу блока управления. тор 7 знака кода разности, анализатор 8 кода величины разности, пер.— вый 9 и второй 10 ключи, формирователь 11 кода шага квантования, блок 12 управления шагом квантования, блок 13 задержки кодовой комбинации на время цикла, содержащий блок 14 управления записью, первый 15 и второй 16 регистры, второй сумматор 17, третий вычитающий блок 18, третий 19 и четвертый 20 ключи, а на приемной стороне содержит третий входной регистр 21, формирователь 22 команд, блок 23 управления, промежуточный регистр 24, четвертый вычитающий блок 25, первый сумматор 26, блок 27 задержки кодовой комбинации на время цикла приемной стороны, пять,й 28 и шестой 29 ключи, цифроаналоговый преобразова-1197086 2 0010

001 1

00 4 0100

5 0101

6 0110

011 t

t5! 8 1000

9 1001

10 1010

Таблица1

11 1011

Диапазоны

1100

13 .1101 (32-64)Ь (16-31.) Ь (8-15) Ь (0-7) Ь

4ы

14 1110

30 15 1111

1000 1. 17

35 20

1001 t

1010 1

1011 1

-1100 1

25

4О

1101. 1

1110 1

1111 1

45 .31 35

50 39

47

55 51

0 0000

1 0001

55 тель 30 и формирователь 31 кода знака разности. Система связи с дельта-модуляцией работает следующим образом.

На первом этапе преобразования аналоговый сигнал преобразуется в восьмиразрядную ИКИ. Затем. осуществляется дельта-ИКМ преобразова,ние, в результате которого получает» я величина разности между соседними тсчетами в моменты времени t и t+t знак этой разности. При этом разность между двумя соседними отсчетами (S) квантуется 64 уровнями.

Все возможные значения разности $ разбиваются на четыре диапазона с различными шагами квантования в каждом иэ них — Ь, Ь,2Ь,4 Ы (табл.1).

Величина шага квантования зависит от величины б.

Величина шага кванто1 вания 25

В табл. 1 через Ы обозначена ступень квантования восьмиразрядного .ИКМ-сигнала. .В данной системе передается шестиразрядная кодовая комбинация без ухудшения качества передачи при уменьшении длины кодовой комбинации кода разности 3 на один разряд.

Возможность этого следует из анализа кодовых комбинаций разности (табл.2).

Т а б л и ц а 2

Продолжение табл. 2

1000 11

1001 11

1010 11

1011 11 11

1100 11

1101 11

1197086

Продолжение табл.2

З Ф

1110 11

1111 11

1О

На другие входы первого 2 и втоIporo 3 вычитающих блоков соответст-! венно поступает восьмиразрядная ! кодовая комбинация, определяемая отсчетом речевого сигнала, взятым в предшествующий момент времени. Эта кодовая комбинация формируется цепью обратной связи, состоящей из второго сумматора 17, третьего

I вычитающего блока 18, второго регистра 16, выполненного восьмираэрядным, первого регистра 15, выполненного. Первый разряд шестиэламентной кодовой комбинации сбдержит информацию о-знаке разности В, второй и третий разряды содержат информацию о коде шага квантования, четвертый, пятый и шестой разряды содержат информацию о ра з нос ти 3 .

Из табл. 2 следует, что все применяемые кодовые комбинации, кроме кодовых комбинаций 8=(0-7), имеют

«1« в первом разряде, а кодовые комбинации 8 =(0-7) 4 - «0«. Поэтому, в линию связи "1» или »О» не пере даются, а восстанавливаются на приемной стороне по ходу шага квантования, которому присваиваются следующие значения в зависимости от шага,êâàíòîâàíèÿ:

44 - »11«

2д «10« 30

«01» 4 — «ОО»

Таким образом, если 8 = (8-63) Ь, то на приемной стороне в старший разряд кодовой комбинации разностиБ 35 добавляется »1", если b =(0-7) 4 -- добавляется «О«.

На вход аналого-цифрового преобразователя 1 подается речевой сигнал.

Полученная восьмиразрядная кодовая 40 комбинация отсчета речевого сигнала в последовательном коде поступает на первый вход первого вычитающего блока 2 и на второй вход второго вычитающего блока 3. 45

"шестиразрядным, третьего 19 и четвертого 20 ключей и блока 14.

Каждый вычитающий блок построен так, что если число, на его первом входе больше, чем на втором входе, то в первый 4 и второй 5 входной регистр записывается разность этих чисел.

Кодовая комбинация разности о будет шестиразрядная, т.е. в двух старших разрядах восьмиразрядных первого 4 и второго 5 входных регистров будут нули.

Если число на первом входе первого 2 и второго 3 вычитающих блоков будет меньше числа на втором входе, то в старшем разряде первого 4 или второго 5 входного регистра будет»1", так как в последнем такте вычитания происходит заем единицы несуществующего разряда. По наличию единицы в старшем разряде первого (второго) входного регистра 4 (5) анализатор 7 определяет, в какой регистр записана разность 8 и дает команду на ее вы.вод, открывая первый 9 или второй 10 ключи. !

Анализатор 8 определяет, в каких пределах лежит величина разности о, и в зависимости от этого вырабатывает команды для блока 12 формирователя 11 и блока 14.

Код величины разности о переписывается в выходной регистр 6 из разрядов первого (второго) входного регистра 4 (5), зависящих от величины разности:. если 8 =(32-63)h — из 4,5,6-го, раз-, рядов; если 8 =(16-31)А - из 5,6„7-го разрядов; если 8 (0-15) А — из 6,7,8-го разрядов.

По коду шага квантования на приемной стороне трехзлементная кодовая комбинация числа.В восстанавливается до шестиэлементной.

Код шага квантования формирует формирователь 11 по командам анализатора 8. Предыдущий отсчет речевого сигнала записывается в восьмиразрядный второй регистр 16. Для получения этого предыдущего отсчета производитcR сложение (вычитание) разности с отсчетом, предшествующим предыдущему отсчету„ Таким образом, получается предсказанный предыдущий отсчет.

1197086

При этом число 3 будет равняться разности между текущим отсчетом и этим предсказанным (предыдущим) отсчетом.:.

Число 8 переписывается в первый регистр 15 из первого (второго) входно- 5 го регистра 4 (5) по командам блока 14, управляемого анализатором 8. вычитается число о в третьем вычитающем блоке.18.

На приемной стороне принимаемая кодовая комбинация записывается в третий входной регистр 21. Формирователь 22 по разрядам кодовой комбинации, соответствующим коду шага квантования, вырабатывает команды для блока 23, который управляет переписьг ванием трех разрядов числа о из третьего входного регистра 21 в промежуточный регистр 24 и добавляют отброшенную. единицу по следующему правилу (табл. 3).

Таблица3

Код шага квантования Разряды регистра 24, в которые переписывается число 8

»11»

2,3,4

3,4,5

»1Р»

4,5,6

«01»

»рр»

4,5,6 из нее. Управляет этим процессом фор-.,,мирователь 31, который открывает пяЗ тый или шестой ключ 28 или 29.

Полученная кодовая комбинация поступает на цифроаналоговый преобразователь 30.

Анализатор 7 в зависимости от того, увеличивается или уменьшается сигнал, открывает третий 19 или четвертый 20 ключ и к предыдущему отсче. ту добавляется число о во втором сумматоре 17, или от предыдущего отсчета

Сформированное в промежуточном регистре, 24 число поступает на первый сумматор 26 или четвертый вычитающий блок 25, где складывается с кодовой комбинацией предыдущего отсчета, записанной в блоке 27, или вычитается

Разряды регистра 24, в которые добавляют единицу

1197086

Составитель В.Шевцов

Редактор Г.BoJIKoBa Техред А.Ач Корректор M.Äåì÷èê

Заказ 7576/58 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по дейам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 .о

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная, 4