Устройство фазовой синхронизации

Устройство фазовой синхронизации

Иллюстрации

Показать все

Реферат

 

УСТРОЙСТВО ФАЗОВОЙ СИНХ- . РОНИЗАЦИИ, содержащее последовательно соединенные формирователь управляющего сигнала, управляемый ге .нератор, формирователь последовательности импульсов и временной дискриминатор , причем информационный вход временного дискриминатора и выход формирователя последовательности импульсов являются соответственно входом и выходом устройства, отличающееся тем, что, с целью повышения точности синхронизации путем уменьшения влияния импульсной помехи, введены последовательно соединенные детектор минимального уровня сигнала, первый блок сравнения, блок запрета и блок памяти, последовательно соединенные амплитудный детектор, дополнительный временной дискриминатор, накопитель и второй блок сравнения, последовательно соединенные блок задержки , элемент И и ключ, при этом входы амплитудного детектора и детектора минимального уровня сигнала объединены с входом временного дискриминатора , выходы амплитудного детектора и детектора минимального уровня сигнала подсоединены соответственно к втарым входам первого блока сравнения и второго блока сравнения , выход которого подсоединен к запрещающему входу блока запрета, (Л выход временного дискриминатора через ключ подсоединен к входу формирователя управл5 ющего сигнала, выход формирователя последовательности импульсов подсоединен к входу блока задержки, тактовому входу дополнительного временного дискрисо д минатора и входу записи блока памяти , выход которого подсоединен к второму входу элемента И.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1197118

1Ю4 H 04 Ь 7/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21 ) 3 7 7 6893/ 24-09 (22) 18.07.84 (46) 07.12.85. Бюл . ¹ 45 (72) Н.В.Иванов-Шидловский (53) 612.394.662(088.8) (56) Авторское свидетельство СССР

¹ 882010, кл. Н 04 L 7/02, 1980.

Лутченко А.Е. Когерентный прием . радионавигационнЫх сигналов. N.:

-CoseTcKoe радио, 1973, с. 189. (54)(57) УСТРОЙСТВО ФАЗОВОЙ СИНХ.РОНИЗАЦИИ, содержащее последователь но соединенные формирователь управляющего сигнала, управляемый ге,нератор, формирователь последовательности импульсов и временной дис- криминатор, причем информационный вход временного дискриминатора и выход формирователя последовательности импульсов являются соответственно входом и выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности синхрони- . зации путем уменьшения влияния импульсной помехи, введены последовательно соединенные детектор минимального уровня сигнала, первый блок сравнения, блок запрета и блок памяти, последовательно соединенные амплитудный детектор, дополнительный временной дискриминатор, накопитель и второй блок сравнения, последовательно соединенные блок задержки, элемент И и ключ, при этом входы амплитудного детектора и детектора минимального уровня сигнала объединены с входом временного дискриминатора, выходы амплитудного детектора и детектора минимального уровня сигнала подсоединены соответственно к вторым входам первого блока сравнения и второго блока сравФ кения, выход которого подсоединен к Ж запрещающему входу блока запрета, выход временного дискриминатора.через ключ подсоединен к входу фор- С мирователя управлйющего сигнала, выход формирователя последовательности импульсов подсоединен к входу блока задержки, тактовому входу дополнительного временного дискриминатора и входу записи блока памя- © ти, выход которого подсоединен к второму входу элемента И.

1197118

Изобретение. относится к электро- связи и радиотехнике и может быть использовано для фазовой синхронизации в системах передачи дискретной информации, в системах навигации и точного времени.

Цель изобретения — повышение точности синхронизации. путем уменьшения влияния импульсной помехи.

На чертеже представлена структурная электрическая схема устройства фазовой синхронизации.

Устройство фазовой синхронизации

15, содержит временной дискриминатор 1, ключ 2, формирователь 3 управляющего сигнала, управляемый генератор

4, формирователь 5 последовательности импульсов, блок 6 задержки, элемент

И 7, блок 8 памяти, детектор 9 мини20 мального .уровня сигнала, амплитудный детектор 10, первый блок 11 сравнения, дополнительный временной дискримчнатор 12, накопитель 13, вто-25 рой блок 14 сравнения, блок 15 запрета.

Устройство. фазовой синхронизации работает следующим образом.

На вход устройства фазовой синхронизации поступает входнои сигнал, О

ЗО подверженный влиянию импульсной случайной помехи и флуктуационного шума.

Суммарная огибающая входного сиг- нала вьщеляется на выходе амплитудного детектора 10, уровень шума фик- 35 сируется в детекторе 9,а уровень полезного входного сигнала, превышающего уровень помех, фиксируется в дополнительном временном дискриминаторе !2. На его информационный Ю вход поступает суммарная огибающая входного сигнала, а на тактовый вход - стробирующие импульсы, которые следуют с выхода формирователя

° 5. При этом если сигнал меньше уров- 45 ня помех, то на входе дополнительного временного дискриминатора .12 в момент стробирования чаще всего оказывается уровень, равный уровню шума.

Поэтому в целоМ импульсные помехи 50 слабо влияют на величину выходного уровня накопителя 13. Если же уровень сигнала превышает уровень myма, то на выход дополнительного временного дискриминатора 12 постоян- 55 но проходит (в момент стробирования) сигнал, который постепенно накапли- вается в накопителе 13, Рассмотрим случай малого сигнала, когда его уровень меньше уровня шума.

На первый вход первого блока 11 сравнения с. выхода детектора 9 посту-пает сигнал с уровнем, равным уровню шума, а на второй вход первого блока ll сравнения поступает с выхода амплитудного детектора 10 — огибающая входного суммарного сигнала.

Таким образом, первый блок 11 сравнения фиксирует моменты, когда уровень на выходе амплитудного детектора 10 в заданное число раз превышает уровень шума, т.е. моменты по)явления импульсной помехи (в случае малого сигнала ). Команда, фиксирующая момент появления импульсной помехи, поступает затем через блок 15 запрета на блок 8 памяти, в котором запоминается ин- формация, присутствующая на его информационном входе в момент, совпадающий с моментом появления стробирующего импульса на входе записи.

Т.е. в случае отсутствия импульсной помехи в момент стробирования элемент И 7 остается в открытом состоянии и информация с выхода времен,ного дискриминатора 1 переписывается через ключ 2 в момент поступле,ния на управляющий вход ключа 2 импульса считывания с блока б задержки.

Если момент появления импульсной помехи совпадает с моментом появления стробирующего импульса, сигнал с выхода первого блока 11 сравнения запоминается в блоке 8 памяти и на вход элемента И 7.поступает запрещающий потенциал. В результате запрещается поступление очередного импульса считывания на управляющий вход ключа 2, и соответственно предотвращается запись заведомо ложной информации в формирователь 3 управляющего сигнала, что позволяет повысить точность устройства фазовой синхронизации.

Если же уровень сигнала превышает уровень шума, напряжение на выходе накопителя 13 превышает напряжение на выходе детектора 9 и срабатывает второй блок 14 сравнения.

При этом вырабатывается сигнал, запрещающий прохождение выходного сигнала первого блока 11 сравнения.в блок 8 памяти. При этом на вход

1197118

Составитель В.Орлов

Техред Ж.Кастелевич Корректор,Е.Сирохман

Редактор А.Козориз

Заказ 7632/60 Тираж 658 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент"; г. Ужгород, ул. Проектная, 4 формирователя 3 поступают все выборки с выходавременного дискриминатора 1.

Если полезный сигнал — непрерывФ ный, напряжения на выходах детектора 9 и накопителя 13 оказываются одинаковыми при любых уровнях сигнала и второй блок сравнения 14 не .рабатывает.

Следовательно, в этом случае при временном совпадении импульсной помехи, превышающей уровень сигнала и шума, со стробирующим импульсом запрещается прохождение ложной информации . в формирова тель 3 при любом уровне сигнала.