Быстродействующее осредняющее устройство

Быстродействующее осредняющее устройство

Иллюстрации

Показать все

Реферат

 

БЫСТРОДЕЙСТВУЮЩЕЕ ОСРЕДНЯЩЕЕ УСТРОЙСТВО, содержащее операционный усилитель, между входом и выходом которого включен интегрирующий конденсатор, вход операционного усилителя через первый масштабньй резистор соединен с входом устройства , а выход через первый ключ, управляющий вход которого связан с вькодом генератора тактовых импульсов , подключен к входу первого запоминающего блока, вход операционного усилителя через второй масштабный резистор соединен с выходом устройства , отличающееся тем, что, с целью повышения точности ) в него введены второй запоминающий блок, элемент задержки и второй ключ, вход которого подключен к выходу первого запоминающего блока, управляющий вход через злемент за§ держки соединен с выходом генератора тактовых импульсов, а второй (П запоминающий блок включен между выс ходом второго ключа и выходом устройства . со 00 СП U СЛ

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ6ЛИН (51)4 С 06 С 7 186

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗО6РЕТЕНИЙ И ОТНЯТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3649825/24-24 (22) 05.10.83 (46) 15.12.85. Бюл.М 46 (72) В.Е.Романов и А.Н.Семенов (53) 681.335(088.8) (56) Ноултон Д. Точный интегратор с непрерывным сбросом, Электроника, 1972, Ф 18.

Гутников В.С. Применение операционных усилителей в измерительной технике. — Л.: Энергия, 1975, с.90-94. (54)(57) БЫСТРОДЕЙСТВУ111ЩЕЕ ОСРЕ НЯКЩЕЕ УСТРОЙСТВО, содержащее операционный усилитель, между входом и выходом которого включен интегрирующий конденсатор, вход операционного усилителя через первый масштабный резистор соединен с входом устрой„„SU„„1198545 A ства, а выход через первый ключ, управляющий вход которого связан с выходом генератора тактовых импульсов, подключен к входу первого запоминающего блока, вход операционного усилителя через второй масштабный резистор соединен с выходом устройства, отличающееся тем, что, с целью повышения точности

У в него введены второй запоминающий блок, элемент задержки и второй ключ, вход которого подключен к выходу первого запоминающего блока, управляющий вход через элемент задержки соединен с выходом генератора тактовых импульсов, а второй запоминающий блок включен между вы ходом второго ключа и выходом устройства.

Составитель С. Белан

Редактор 10.Êîâà÷ Техред З,Палий Корректор Л. Пилипенко

Заказ 7723/49 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная,4

Изобретение .относится к автоматике и вычислительной технике и предназначено для использования в измерительных преобразователях и аналоговых вычислителях.

Цель изобретения — повышение точности.

На чертеже представлена функциональная схема быстродействующего рсредняющего устройства.

Устройство содержит операционный усилитель .1, первый масштабный резистор 2, интегрирующий конденсатор 3, второй масштабный резистор

4, первый ключ 5, первый запоминающий блок 6, выполненный на усилителе-повторителе 7 и запоминающем конденсаторе 8, второй ключ 9, второй запоминающий блок 10 выполненный на усилителе-повторителе 11 и запоминающем конденсаторе 12, генератор 13 тактовых импульсов и элемент 14 задержки.

Устройство работает следующим образом.

На вход быстродействующего осредняющего устройства подается напряжение с периодом Т. Это напряжение вместе с выходным напряжением, поступающим через масштабный резистор 4, интегрируется интегратором, выполненным на операционном усилите ле 1, в цепь отрицательной обратной связи которого включен интегрирующий конденсатор 3, выходное напряжение интегратора через ключ 5 поступает на вход запоминающего блока 6. Ключ

5 по сигналу с генератора 13 тактовых импульсов периодически замыкается на время 4Ь в течение каждого периода Т {,И, Т). Таким образом на запоминающем конденсаторе 8 будет напряжение, равное напряжению на выходе интегратора в

198545 2 конце отрезка 44, которое будет оставаться постоянным в течение времени (Т - at,) в каждом периоде. Напряжение с выхода зайоминающего блока 6 через ключ 9 поступает на запоминающий конденсатор 12 зало= минающего блока 10. Управление ключом 9 осуществляется через элемент

14 задержки. Ключ 9 также замыкает10 ся на время Й в течение каждого периода T (ht Т). Отрезок Або сдвинут по фазе элементом 14 задерж ки относительно отрезка Ь1 таким образом, что ключ 9 замыкается на

15 время . й1 только тогда,.когда ключ 5 разомкнут. Таким образом на конденсаторе 12 запоминается напряжение, равное напряжению на конденсаторе 8, когда ключ 5 разомкнут.

20 Это напряжение, усиленное по мощности усилителем-повторителем 11, является выходным для всего устройства и подается на вход операционного усилителя 1 через резистор 2.

25 В установившемся режиме выходное напряжение устройства описывается вы ажением р

Т где 11 „и R — величины сопротивлений резисторов 2 и 4 соответственно;

0 ()- входное напряжение.

Выходное напряжение прямо пропорционально среднему значению входного. В установившемся режиме это напряжение не изменяется в течение всего периода Т и поэтому не содержит специфической погрешности из-за переменной составляющей входного напряжения, а также не имеет пульсаций.