Устройство для сопряжения управляющей вычислительной машины с периферийными устройствами

Устройство для сопряжения управляющей вычислительной машины с периферийными устройствами

Иллюстрации

Показать все

Реферат

 

1. -УСТРОЙСТВО ДЛЯ СОПРЯ .ЖЕНИЯ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ , содержащее регистр обмена, коммутаторы ввода и вьгоода, буферный регистр, блок приоритета, причем последовательные -информационные вход и выход регистра обмена соедит иены соответственно с входной и выходной информационными шинами управляющей вычислительной машины, параллельный информационный .выход регистра обмена соединен с первым информационньпч входом коммутатора ввода, второй информационный вход которого соединен с выходной шиной записи периферийного устройства, 9ЫХОД коммутатора ввода через буферный регистр соединен с информационным входом коммутатора вывода, первый вькод которого соединен с входной шиной считывания периферийного устройства, -второй выход коммутатора вывода соединен с параллельным информационным входом регистра обмена и с информационным входом , блока приоритета, отличающееся тем, что, с целью повьш1ения быстродействия устройства, в него введены блок синхронизации, блок регистров установок,компаратор , таймер, блок прерываний и блок микропрограммного управления, причем выход синхронизации управляющей вычитательной машины соединен с входом блока синхронизации, первый выход которого соединен с первым входом синхронизации блока микропрограммного управления, второй вход синхронизации которого соединен с выходом таймера, выход которого соединен с входом метки времени периферийного устройства и входом синхронизации блока приоритета, второй выход блока синхронизации - свходом синхронизации таймера, второй выход коммутатора вынода - с входом логических условий С5лока микропрограммного управления, таймера, компаратора и блока регистров уставок , а выходы блока прерываний компаратора и первый выход блока приоритетов - соответственно с первым, вторым и третьим адресными входами блока микропрограммного управления, первый и второй выходы направления обмена блока микропрограммного управления соединены соответственно с управляюпщми входами коммутаторов вывода и ввода, а выходы готовность считывания уставки, разрешение сравнения уставок, включение таймера блока микропрограммного управления соединены соответственно с стробирующими входами блока регистров уставок , компаратора и таймера, первый и второй режимные выходы блока микро

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51)4 G 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР . ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

OllHCAHHE ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3652736/24-24 (22) 17.10.83 (46) 30.12.85. Бюл. 1Ф 48 (71) Киевский ордена Трудового

Красного Знамени институт инженеров гражданской авиации (72) В.И. Ковтун, В,М. Фисенко и В.А. Хорошко (53) 681.3(088.8) .(56) Авторское свидетельство СССР

11 562811, кл. G 06 F 3/04, 1977.

Авторское свидетельство СССР

У 714386, кл. G 06 Р 3/04, 1980. (54)(57) 1. УСТРОЙСТВО ДЛЯ СОПРЯ.ЖЕНИЯ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ

МАШИНЫ С ПЕРИФЕРИЙНЫМИ УСТРОЙСТВАМИ, содержащее регистр обмена, коммутаторы ввода и вывода, буферный регистр, блок приоритета, причем последовательные информационные вход и выход регистра обмена соеди-. нены соответственно с входной и выходной информационными шинами управляющей вычислительной машины, параллельный информационный .выход регистра обмена соединен с первым информационным входом коммутатора ввода, второй информационный вход которого соединен с выходной шиной записи периферийного устройства, выход коммутатора ввода через буферный регистр соединен с информационным входом коммутатора вывода, первый выход которого соединен с входной шиной считывания перифе- рийного устройства, .второй выход коммутатора вывода соединен с параллельным информационным входом регистра обмена и с информационным входом блока приоритета, о т л н ч а ю— щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены блок синхронизации, блок регистров установок, компаратор, таймер, блок прерываний и блок микропрограммного управления, причем выход синхронизации управляющей вычитательной машины соединен с входом блока синхронизации, первый выход которого соединен с первым входом синхронизации блока микропрограммного управления, второй вход синхронизации которого соединен с выходом таймера, выход которого соединен с входом метки времени периферийного устройства и входом синхронизации блока приоритета, второй выход блока синхронизации — свходом синхронизации таймера, второй выход коммутатора вывода — с входом логических условий блока микропрограммного управления, таймера, компаратора и блока регистров уставок, а выходы блока прерываний компаратора и первый выход блока приоритетов — соответственно с первым, вторым и третьим адресными входами блока микропрограммного управления, первый и второй выходы направления обмена блока микропрограммного управления соединены соответственно с управляющими входами коммутаторов вывода и ввода, а выходы готовность считывания уставки, разрешение сравнения уставок, включение таймера блока микропрограммного управления соединены соответственно с стробирующими входами блока регистров уставок, компаратора и таймера, первый и второй режимные выходы блока микропрограммного управления соединены с установочными входами блоков прерывания и приоритета, запускающий выход блока микропрограммного управления соединен с синхровходом периферийного устройства, выход блока регистров уставок соединен с кодовым входом1компаратора, выход кото\ ф рого также соединен с входом выбора режима, работы периферийного устройства . выход признаКа приоритетности периферийного устройства сое,,< динен с запросным входом блока приоритетов, кодовый выход которого соединен с входом записи блока прерываний;

2, Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок микропрограммного управления содержит группу формирователей импульсов, оперативную буферную память,. группу элементов И-ИЛИ, группу дешифраторов состояний, формирователь сигналов записи и считывания, постоянную буферную память, формирователь сигналов синхронизации, счетчик тактов считывания, дешифратор тактов считывания, причем вход логических условий блока микропрограммного управления соединен с информационным входом оперативной буферной памяти, входы записи считывания которой соединены с соответствующими выходами формирователя сигналов записи и считывания, входы которого соединены соответственно с выходами формирователя сигналов синхронизации и дешифратора тактов

1201841 считывания, выход которого соединен с первыми входами элементов И-ИЛИ группы и установочным входом счетчика тактов считывания, выход фор мирователя сигналов синхронизации соединен с стробирующими входами счетчика тактов считывания и формирователеи импульсов группы, выход счетчика тактов считывания соединен с входами дешифратора тактов считывания и постоянной буферной памяти., выход которого соединен с первыми входами дешифраторов состояний группы, вторые входы которых соединены с выходом оперативной буферной памяти, выходы дешифраторов состояний группы соединены с вторыми входами элементов И-ИЛИ группы, выходы которых соединены. с входами состояний формирователей импульсов группы, выходы которых являются соответственно первым и вторым вы-. ходами направления обмена, выходами готовности считывания уставки, разрешения сравнения уставок, включения таймера, первым и вторым режим ными выходами и запускающим выхо.дом блока микропрограммного управления, первый, второй и третий адресные входы которого соединены с третьим, четвертым и пятым входами элементов И-ИЛИ группы, а первый и второй входы формирователей сигналов синхронизации являются соответственно первыми и вторыми входами синхронизации блока микропрог.— раммного управления.

Изобретение относится к вычислительной технике и может быть использовано при вводе информации о параметрах объектов в управляющие вычислительные машины (УВМ) после чего выводы результатов обработки УВМ могут выводиться на несколько периферийных устройств. В качестве УВМ, могут быть использованы, например, электронные клавишные вычислительные машины.

11ель изобретения — повышение быстрод йствия устройства, что позволяет расширить функциональные возможности устройства путем использования его в реальных системах времени.

На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 — блок-схема блока микропрограммного управления.

Устройство содержит процессор

1р 1 УВМ, регистр 2 обмена, коммутатор 3 ввода, выход 4 записи периферийных устройств (ПУ),.буферный регистр 5, коммутатор 6 вывода, 3 1 выход 7 считывания ПУ, блок 8 синхронизации, блок 9 микропрограммного управления, синхровход 10 ПУ, блок

11 прерываний, блок 12 регистров уставок, компаратор 13, вход 14— выбор режимов ПУ, таймер 15, вход

16 — метка времени ПУ, блок 17 приоритетов, выход 18 признака приоритетности ПУ.

Блок микропрограммного управления (фиг. 2) содержит оперативную буферную память 19, группу формирователей

20 импульсов группу элементов 21 И-ИЛИ, группу дешифраторов 22 состояний, постоянную буферную память

23, формирователь 24 сигналов записи и считывания, дешифратор 25 тактов считывания, счетчик 26 тактов считывания, формирователь 27 сигналов синхронизации.

Устройство предназначено для обеспечения быстрого обмена данными периферийного устройства с центральным процессором УВМ. При этом с. целью увеличения быстродействия производится допусковый контроль и программное управление периферией, управление цветом печати на печатающем устройстве.

В качестве центрального процес- . сора йспользуется, например, электронная клавишная вычислительная машина, Электроника БЗ-21, память которой представляет собой замкнутое динамическое кольцо, состоящее из трех внутренних регистров.

Кольцо памяти разрывается на стыке двух регистров и в разрыве вводится регистр 2 обмена, через который обеспечивается доступ в любую область памяти. При этом запись и счи( тывание информации производится побайтно.

Устройство работает следующим образом.

Программа работы устройства заносится в память УВМ (не показано) и в регистр 2 обмена, По управляющему сигналу с блока 9 осуществляется считывание программы работы устройства с регистра 2 обмена через коммутаторы 3 и 6 и буферный регистр 5 на блок 9, а затем происходит занесение ее в определенной последовательности в блоки 12, 15 и 17.

В программе задается: количество датчиков информации и программа их

201841 4 опроса: адрес периферийного устройства; величины установок для блока

12 регистров уставок; временные интервалы для таймера 15; приоритет датчиков. Блоком 8 синхронизации осуществляется привязка синхроимпульсов устройства к синхронизирующим импульсам процессора 1 УВМ.

Ввод информации в устройство осуществляется следующим образом. .На выходе 18 признака приоритетности ПУ формируется сигнал, который характеризует данное ПУ. Блоком.17 анализируется приоритет и выдаются сигналы на блок 9 микропрограммного управления и блок ll прерывания, которые обеспечивают работу устройства при вводе информации. Приоритетный сигнал с блока 17 поступает через блок 11 прерываний на блок 9 микропрограммного управления, который выдает сигнал на блок

17 приоритета о съеме-информации с ПУ, обладающего высшим приоритетом. Блок 17 приоритета после этого сигнала оценивает высший приоритет у оставшихся внешних устройств, которые послали запрос на обмен, и сигнализирует о признаке устройства с высшим приоритетом.

Таймер 15 вырабатывает временные метки как на блок 9, так и на

ПУ выход 16). В соответствии с этими метками блок 9 вырабатывает управляющие сигналы, которые поступают на вход 10 для управления обменом информации. Информация с ПУ поступает с информационного 4 входа через коммутатор 3 ввода на буферный регистр 5. По команде с блока

9 коммутатор 6 вывода подключает буферный регистр 5. Затем по сигналу с блока 9 управления и пройзводится запись информации в компаратор 13. В компараторе 13 происхо4 дит сравнение (допусковый KQHTpoJIb)l поступающей информации с уставками, которые находятся в блоке 12 памяти регистров и, следовательно, определяется превышение (занижение) поступающей информации относительно нижнего или верхнего допустимых пределов. По результатам допускового контроля в компараторе 13 вырабатываются сигналы для блока 9 и для внешнего печатающего устройства выход 14), который устанавли1 вает цвет печати на внешнем печатном устройстве. Сигнал с компарато5 1 ра 13, поступающий .в блок 9, опреДеляет дальнейшую работу устрой ства. Если поступающая информация не прошла допусковый контроль, то ло команде с блока 9 коммутатор 6

Ьывода подключает выход буферного регистра 5 к информационному выходу 7. Затем, по команде 9 на входе

10 признаков состояния ПУ появляется сигнал "Считывание".На внешнем печатающем устройстве информация выпечатывается красным цветом, который установлен по сигналу с входа

14. Если же поступающая информация прошла допусковый контроль, то блок

9 вырабатывает команду для коммутатора 6 вывода на подключение выхода буферного регистра 5. к информационному параллельному входу регистра 2 обмена, откуда информация вводится в процессор 1 УВМ, где она обрабатывается в соответствии с заданной программой. После окончания обрабатки полученной информации результаты выводятся через регистр 2 обмена, коммутатор 3 ввода на буферный регистр 5. По команде с блока.

9 коммутатор 6 вывода подключает выход буферного региетра 5 к информационному выходу 7. Затем на синхровходе 10 появляется сигнал "Считывание" и периферийное печатающее устройство начинает считывание этой информации. Кроме того, после допускового контроля компаратора 13 на входе 14 ПУ устанавливается цвет печати для периферийного печатающего устройства.

Блок микропрограммного управления

9 работает следующим образом.

Со схемы синхронизации 27 синхросигналы поступают на счетчик так201841 б тов 26. Состояние счетчика 26 тактов является управлением для счи/ тЫвания микрокоманды с постоянной буферной памяти 23. в Дешифратор 25 тактов своими выходами связан с группой элементов

21 И-ИЛИ и формирователем 20 функциональных сигналов, формирователь

24 сигналов записи и считывания вы10 полнен так, что при поступлении с формирователя 27 сигналов синхронизации анализируется на каждом такте состояние дешифратора 25 тактов. На первых тактах вырабатывается сигнал

15 "Запись" для буферной памяти 19, а на последующих тактах сигнал "Чтение".

По сигналу "Запись" на первых

20 тактах записывается исходная информация с информационной шины. По сигналу "Чтение" информация считывается оперативной буферной памятью 19 и по25 дается на группу дешифраторов 22 состояния. На дешифраторе 22 на каждом такте считывается информация с постоянной буферной памяти 23, которая представляет собой микрокоманду управления с учетом исходной инфор30 мации, заданной оператором.

На каждом такте на выходе формирователя 20 функциональных сигналов

35 ввода-вывода появляется на заданном выходе управляющий еигнал, при помощи которого обеспечивается управление и работа системы по заданному алгоритму. В качестве периферийных устройств используются датчики, с которых снимается информация и печатающее устройство.!

20!84!.

ВНИИПИ За тнраж 709 По

Фнлиал НПН "Патент", r.Óìrîðoä, ул.Проектная, 4

K длокам на Вь ход, 8 5 12 131511 17 10

Фиг. Z