Многостабильный триггер

Многостабильный триггер

Иллюстрации

Показать все

Реферат

 

МНОГОСТАБИЛЬНЫЙ ТРИГГЕР , содержащий ячейки памяти, каждая из которых состоит из элементов ИЛИ и И, причем выход элемента ИЛИ соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, Afe;:; второй вход которого и выход элемента И являются соответствующими входом и выходом многостабильного триггера, отличающийся тем, что, с целью упрощения многостабильного триггера, он содержит элемент ИЛИ-НЕ, а в каждую ячейку памяти введены дополнительный элемент ИЛИ и элемент задержки, выполненный на конденсаторе , один вывод которого соединен с щиной нулевого потенциала, а другой - с вторым входом элем.ента ИЛИ, с первым входом дополнительного элемента ИЛИ и соответствующим входом элемента ИЛИ-НЕ, выход которого соединен с вторым входом дополнительного элемента ИЛИ, выход которого соединен с вторым входом элемента И. (Л |С 00 о:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3631798/24-24 (22) 05.08.83 (46) 30.12.85. Бюл. № 48 (72) Е. А. Оленев (53) 681.327.66(088.8) (56) Забелин К. И. Электронный выбор программ в телевизорах. М.: Энергия, 1973, с. 38 — 39.

Авторское свидетельство СССР № 855732, кл. G 11 С 19/00, 1979. (54) (57) МНОГОСТАБИЛЬНЬ1Й ТРИГГЕР, содержащий ячейки памяти, каждая из которых состоит из элементов ИЛИ и И, причем выход элемента ИЛИ соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, „„SU„„1201876 A (50 4 G 11 С 19 00 Н 03 К 29 00 второй вход которого и выход элемента И являются соответствующими входом и выходом многостабильного триггера, отличаюи ийся тем, что, с целью упрощения многостабильного триггера, он содержит элемент

ИЛИ-НЕ, а в каждую ячейку памяти введены дополнительный элемент ИЛИ и элемент задержки, выполненный на конденсаторе, один вывод которого соединен с шиной нулевого потенциала, а другой — с вторым входом элемента ИЛИ, с первым входом дополнительного элемента ИЛИ и соответствующим входом элемента ИЛИ-НЕ, выход которого соединен с вторым входом дополнительного элемента ИЛИ, выход которого соединен с вторым входом элемента И.

1201876

Составитель А Дерюгин

Техред И. Верес Корректор Л. Пилипенко

Тираж 583 Подписное

ВНИИПИ Государственного комитета СССР по делам Изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Е. Копча

Заказ 8093/51

Изобретение относится к автоматике и вычислительной технике и может быть применено в устройствах коммутации.

Цель изобретения — упрощение многостабильного триггера, в котором возможно переключение ячеек в любой последовательности при подаче одного сигнала на соотв етст ву ющ и и вход,.

На чертеже изображена схема многостабильного триггера.

Триггер содержит ячейки 1 памяти и 10 многовходовой элемент ИЛИ-НЕ 2. Каждая ячейка памяти состо»и г из элемента 3 задержки, выполненного йа,конденсаторе, элемента ИЛИ 4, дополнительного элемента

ИЛИ: 5, элемента И 6. Входы триггера обозначены позицией 7, выходы — 8.

Многостабильный триггер работает следующим образом.

В исходном состоянии на выходах всех ячеек напряжение отсутствует (логический 0). При подаче на вход одной из ячеек, предположим первой, управляющего сигнала (логической 1) конденсатор, на котором выполнен элемент 3 задержки, заряжается. Когда напряжение на нем достигает порога срабатывания элемента 2, на выходе последнего формируется сигнал «0», который обнуляет все ячейки, кроме той, на выходе которой действует управляющий сигнал, поскольку напряжение с конденсатора поступает на входы элементов 4 и 5 данной ячейки памяти. На выходах этих элементов, а, следовательно, и на выходе ячейки образуется сигнал логической единицы, который одновременно поступает на вход элемента 4 и поддерживает на его выходе сигнал «1». После прекращения действия управляющего импульса элемент 2 переключается в состояние, при котором на его выходе формируется сигнал «1» и, следовательно, на выходе элемента 5 тоже будет сигнал «1». Таким образом, первая ячейка находится во включенном состоянии.

В момент переключения элемента

ИЛИ-НЕ 2 ячейка памяти удерживается во включенном состоянии за счет сохранения уровня логической 1 на конденсаторе 3.

При подаче управляющего сигнала на вход другой ячейки ячейка памяти, которая включена ранее, включается за счет действия сигнала «О» с выхода элемента ИЛИ-НЕ 2, а данная ячейка памяти включается так, как описано.