Генератор равномерно распределенных псевдослучайных величин

Генератор равномерно распределенных псевдослучайных величин

Иллюстрации

Показать все

Реферат

 

(! 9) () 1) СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)4 Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3777766/24-21 (22) 03.08.84 (46) 30.12,85. Бюл. Ф 48 (72) Э.В, Борисов и Е,С. Егоров (53) 621.374.2 (088.8) (56) Яковлев В.В, Федоров Р.Ф. Стохастические вычислительные машины.

Л.: Иашиностроение, 1974, с.247.

Авторское свидетельство СССР

У 894706, кл. G 06 F 7/58, 1981. (54) ГЕНЕРАТОР PABHOMEPHO РАСПРЕДЕЛЕННЫХ ПСЕВДОСЛУЧАЙНЫХ ВЕЛИЧИН (57) Изобретение относится к импульс" ной технике и, в частности к устройствам для получения псевдослучайных величин. Целью изобретения является повышение точности их равномерного распределения. Устройство содержит первый и второй генераторы I и 3 запускающих импульсов, первый, второй и третий элементы 2,7 и 13 задержки,элемент ИЛИ 4, триггер 5, генератор 6 тактовых импульсов, счетчик 8, группу 9 элементов И, блок 10 регистров памяти, блок 11 иэ N групп по N элементов И в группе, N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12, схему 14 сравнения и регистр 15 памяти ° Входы каждого из N элементов блока 12 соединены с соответствующими выходами элементов И блока ll. Во время работы устройства генератор 1 вырабатывает импульс, который переводит счетчик 8 в исходное нулевое состояние и устанавливает в соответствующие состояния триггеры блока 10 и регистра 15 памяти. При этом в регистре 15 устанавливается число m которое соответствует числу точек, которые должны быть сформированы генератором равномерно распределенных псевдослучайных величин, Последовательность всех выполняемых операций при- водится в описании изобретения.

202038 2 регистров блока 10 регистров памяти осединены с вторыми входами элементов И соответствующей группы элементов И блока 11 иэ групп по hl элементов И d rpy— пе.

15

1 1

Изобретение относится к импульсной технике.

Целью изобретения является повыше ние точности равномерного распределения.

На чертеже представлена функциональная схема генератора равномерно распределенных псевдослучайных величин.

Генератор равномерно распределенных псевдослучайных величин содержит первый генератор 1 запускающих импульсов, первый элемент задержки

2, второй генератор 3 запускающих импульсов, элемент ИЛИ 4, триггер

5, генератор 6 тактовых импульсов, второй элемент задержки 7, счетчик

8, группу 9 элементов И, блок 10 регистров памяти, блок ll из N групп по Б элементов И в группе, N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12, третий элемент задержки 13, схему

14 сравнения, регистр 15.памяти.

Входы каждого из N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ .12 соединены с соответствующими выходами элементов И блока 11 из Н групп по Н элементов

И в группе, первые входы элементов

И каждой из групп которого соединены с выходом соответствующего элемента И группы 9, первые входы элементов И которой соединены с выходами соответствующих разрядов счет. чика 8 и с первой группой входов схемы 14 сравнения, вторая группа входов которой соединена с выходами регистра 15 памяти, соответствующие установочные входы триггеров которого соединены с установочным входом счетчика 8, установочным входом блока 10 регистров памяти, входом первого элемента задержки 2 и выходом первого генератора 1 запускающих импульсов, вход которого соединен с входом второго генератора 3 запус" кающнх импульсов, выход которого через элемент ИЛИ 4 соединен с первым входом триггера 5; второй вход которого соединен с выходом первого элемента задержки 2. Выходы схемы

14 сравнения через второй элемент задержки 7 соединен с вторым входом элемента ИЛИ 4. Выход триггера 5 соединен с входом генератора б тактовых импульсов, выход которого соединен с входом синхронизации счетчика

8 непосредственно, а с вторыми входами элементов И группы 9 — через третий элемент задержки 13, Выходы

Генератор равномерно распре— деленных псевдослучайных вели— чин работает следующим обра— зом.

При включении устройства управляющее напряжение подается на генераторы 1 и 3 запускающих импульсов

При этом генератор 3 вырабатывает импульс, который через элемент ИЛИ

4 поступает на вход установки в ноль триггера 5 и устанавливает его в ну» левое состояние. После задержки на время переходных процессов в триггере 5 генератор 1 также вырабаты-. вает импульс, который обнуляет счетчик 8 и устанавливает в соответствующие состояния триггеры блока 10 регистров памяти и регистра 15 памяти, При этом в регистре 15 памяти устанавливается число m, соответствующее числу точек, которые должны быть сформированы генератором равномерно распределенных псевдослучайных вели» чин, что обеспечивается соответствую" щим соединением выхода генератора 1 с входами триггеров регистра 15 памяти. В регистрах блока 10 регистров памяти устанавливаются: в первом регистре число v =2 "; во второмv =2 2и так далее до ч,4=2 N .Äëÿ

2 этого числа представляются в двоичном коде и установка регистров блока

10 регистров памяти производится установкой триггеров в единичное или нулевое состояние аналогично регистру 15 памяти. Кроме того, импульс с выхода генератора I запускающих импульсов после задержки в элементе задержки 2 на время пере» ходных процессов при записи чисел в регистры памяти 15 и блока IO подается на второй вход триггера 5 и устанавливает его в единичное состояние. В результате начинает работать генератор б тактовых импульсов, сигналы которого поступают на счетный вход счетчика 8. Счетчик 8 формирует номера точек, каждому из которых соответствует определенное состояние разрядов счетчика. Импульс, который был подан на вход счетчика 8, после

02038 4

Формула изобретения

20

В элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 12, на которые поступают коды из блока

11, производится логическое сложение сигналов, поступающих на их входы.

В результате на выходах этих элементов формируется величина коорди1 наты первой точки. Процессы, описан-, ные выше с момента выработки первого импульса генератором тактовых им пульсов 7, повторяются для второго и последующих импульсов. В результате на выходах N элементов ИСКЛЮЧАК)ЩЕЕ ИЛИ 12 формируется последовательность величин координат точек, номера которых последовательно формируются счетчиком 8. При этом код с выхода счетчика 8 в течение времени работы устройства сравнивается в схеме 14 сравнения с кодом, записанным в регистре 15 памяти. При. равенстве кодов,что соответствует моменту окончания формирования величин координат всех точек, на выходе схемы 14 сравнения формируется импульс, который после задержки в элементе задержки 7 на время переходных про-. цессов в счетчике 8 через элемент

ИЛИ 4 поступает на вход установки в ноль триггера 5, что приводит к прекращению работы.

3 12 задержки в элементе задержки 13 на время переходных процессов в счетчике поступает на входы элементов И . группы 9. Тем самым производится опрос разрядов счетчика 8, и сигналы, соответствующие состоянию разрядов счетчика, поступают на входы групп блока 11 из N групп по М элементов

И в группе. При этом сигнал с выхода элемента И группы 9, соответствующий первому разряду счетчика 8, поступает, на первые входы элементов И первой группы, сигнал с выхода второго элемента И группы 9 - на первые входы элементов. И второй группы блока 11 из N групп по Н элементов И в группе и так далее. Таким образом, если соответствующий разряд счетчика 8 находится в состоянии "1", то код соответствующего регистра блока 10 регистров памяти поступает на выход блока ll из N групп по М элементов

И в группе.

Генератор равномерно распределенных псевдослучайных величин, содер жащий генератор тактовых импульсов, триггер, элемент ИЛИ, счетчик, группу элементов И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем,что,с целью повышения точности равномерного распределения, он содержит первый и второй генераторы запускающих импульсов, первый, второй, третий элементы задержки, схему сравнения, регистр памяти, блок регистров памя" ти, блок из N групп по Я элементов

И в группе, N-1 элемент ИСКЛЮЧАЮ

ЩЕЕ ИЛИ, входы каждого из N элемен-.ч тов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответствующими выходами элементов

И блока из N групп по N элементов в группе, первые входы элементов И каждой из групп которого соединены с выходом соответствующего элемента И группы, первые входы элементов

И которой соединены с выходами соот ветствующих разрядов счетчика и с первой группой входов схемы сравнения, вторая группа входов которой соединена с выходами регистра памя ти, соответствующие установочные входы триггеров которого соединены с установочным входом счетчика, установочным входом блока регистров памяти, входом первого элемента эа держки и выходом первого генератора

35 запускающих импульсов, вход которо го соединен с входом второго генера" тора запускающих импульсов, выход которого через элемент ИЛИ соединен с первым входом триггера, второй .

40 вход которого соединен с выходом первого элемента задержки,. выход схемы сравнения через второй элемент задержки соединен с вторым входом элемента ИЛИ, выход триггера сое»

45 динен с входом генаратора тактовых импульсов, выход которого соединен с входом синхронизации счетчика непосредственно, а с вторыми входами элементов И группы - через тре50 тий элемент задержки, выходы регистров блока регистров памяти.соединены с вторыми входами элементов И соответствующей группыэлементов Иблока из Мг р упп по и элементов И в группе.