Счетчик в коде грея

Счетчик в коде грея

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано при построении устройств цифровой техники и дискретной автоматики на потенциальных логических элементах неизбыточных базисов, реализуемых преимущественно в виде больших интегральных схем, например, счетчиков. Целью изобретения является упрощение устройства. Данный счетчик в коде Грея выполнен на 1К-и TV-триггерах, а также на синхронных и асинхронных RS-триггерах и логических элементах, в первом варианте на логических элементах И-НЕ, во втором варианте - ИЛИ-НЕ. Функционирование счетчика в первом и втором варис € антах выполнения поясняется структурными схемами ti таблицами в описании сл с: изобретения. 2Л. п. ф-лы, 3 ил., 3 табл. to о ю о сл

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU, 1202050

А (д1) И 03 К 23/50

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3692701/24-21 (22) 13.01.84 (46) 30.12.85. Бюл. Ф 48 (71). Всесоюзный научно-исследовательский институт радиовещательного приема и акустики им. А.С.Попова (72) И.М.Лазер, Г.С.Брайловский и В.Д.Ирмес (53) 621.374.322(088.8) (56) Гуртовцев А.Л. и др. Логическое проектирование устройств автоматики.

Рига: Зинатие 1978.

Проектирование микроэлектронных цифровых устройств. M.: Сов. радио, 1977. (54) СЧЕТЧИК В КОДЕ ГРЕЯ (57) Изобретение относится к области вычислительной техники и может быть использовано при построении устройств цифровой техники и дискретной автоматики на потенциальных логических элементах непзбыточных базисов, реализуемых преимущественно в виде больших интегральных схем, например, счетчиков, Целью изобретения является упрощение устройства. Данный счетчик в коде Грея выполнен на IK-u

TV-триггерах, а также на синхронных и асинхронных RS-триггерах и логических элементах, в первом варианте на логических элементах И-HE во втором варианте — ИЛИ-НЕ. Функционирование счетчика в первом и втором вариантах выполнения поясняется структурными схемами и таблицами в описании изобретения. 23. п. ф-лы, 3 ил., 3 табл. С

1 12

Изобретение относится к вычислительной технике и может быть использовано при построении устройств цифровой вычислительной техники и дискретной автоматики на потенциальных логических элементах неизбыточных базисов, реализуемых преимущественно в виде БИС, например, счетчиков.

Целью изобретения является упрощение устройства.

На фиг. 1 изображен п-разрядный счетчик в коде Грея; на фиг. 2 четырехразрядный предлагаемый счетчик; на фиг. 3 " трехразрядный предлагаемый счетчик.

Счетчик в коде Грея (фиг. 1) содержит счетный вход 1, первь>й 2 и второй 3 логические элементы, RSтриггер 4, IK-триггер 5, TV-триггер второго разряда б,..., в (п-1)-м и п-м разрядах синхронные RS-триггеры 7 и 8. Триггеры 5, 6,..., 7, 8 содержат по асинхронному RS-триггеру 9, выходы которого являются выходами этого триггера и данного разряда, счетный вход 1 соединен с синхровходами IK-триггера 5, синхронных

RS-триггеров 7 и 8 и Т-входами TVтриггеров 6. Первый выход каждого разряда 5, 6,..., кроме (и-1)-го 7 и n-ro 8, соединен с входом последующего разряда 6,..., второй выход каждого разряда 5, 6,..., кроме (n-1)-го 7 и и-го 8 разрядов, соединен с входами всех старших разрядов

7, 8, кроме последующего 6.

Первый выход RS-триггера 4 соединен с первым входом второго элемента 3, выход которого соединен с IIepBt>IM входом первого элемента 2, выход ко . торого соединен с вторыми сипхровходами RS-триггеров 7 и 8 (и-1)-ro u п-го разрядов и V-входами TV-триггеров 6,.....Первый и второй выходы n-ro разряда 8 соединены соответственно с R- u S-входами синхронного

RS-триггера 7 (n-1)-разряда, первый и второй выходы (n-1)-го разряда

7 соединены соответственно с S- u

R-входами синхронного RS-триггера 8 и-го разряда, S u R-входы асинхронно го RS-триггера 9 первого разряда 5 соединены попарно с двумя S-входами

RS-триггера 4 и вторым и третьим входами второго элемента 3, S- u Rвходы RS-триггера 9 второго разряда соединены попарно с первым и вторым

02050 2

10 !

R-входами RS-триггера 4 и вторым и третьим входами первого элемен"

S- u R-входы асинхронных ВБ-триггеров 9 всех разрядов, начиная с третьего, соединены попарно с третьего по (2n-2)-й R — âõîäàìè КБ-триггера 4, с четвертого по (2n-1)-й входами элемента 2 и с второго по (2п-3)-й I входами IK-триггера первого разряда

5, первый i- и третий К-входы которо. го соединены с выходом второго элемента 3 °

Функционирование счетчика (фиг. 1) с инверсными входами асинхронпых ВБ-триггеров 9 и логическими элементагли И-HE поясняется таблицей состояний (табл. 1), в строках которой состояния на входах и выхо-дах триггеров и элементов указаны после окончания переходных процессов, вызванных предшествующим изменением сигнала на входе 1 в состояние, ука" занное в данной строке. Код Грея формируется на первых выходах разрядных триггеров 5, 6, ° ..,7, 8. Разрядные асинхронные КБ-триггеры 9 разрядов 5, 6, ° .., 7. 8 и RS-триггеры пе1 реключаются по фронту импульсов па счетном входе 1 после переключения в логический нуль одного из сигналов на R-или S-входах RS-триггеров 9.

При переключениях первого разряда 5 сигнал логической "1" на выходе второго элемента 3 поддерживается сигналом логического "0" на одном из

R- или Б-входов асинхронного RS-триггера 9 первого разряда 5. При переключении одного из старших разрядов

6,..., 7, 8 параллельно переключается второй элемент 3 в логическую "1" (после переключения RS-триггера 4 в логический 0 ) и IK-триггер 5 удерживается в старом состоянии сигналом логического нуля на I- или К-входе, соединенном с R- или S-входом RSтриггера 9 одного из старших разрядов 6» 7у 8 °

Четырехразрядный счетчик, выполненный на логических элементах И-НЕ (фиг. 2), содержит счетный вход 1, первый и второй логические элементы

2 и 3, RS-триггер 4, в первом разряде - IK-триггер 5, в четвертом и третьем разрядах — синхронные RSтриггеры 7 и 8, во втором разряде—

TV-триггер 6. При этом триггеры 5-8 содержат по асинхронному RS-триггеру

9, выходы которого соединены попарно с выходами этого триггера и данного

02050 шествующим переключением сигнала на входе 1, Трехраэрядный счетчик, выполненный на логических элементах И-НЕ (фиг, 3), содержит счетный вход 1, первый и второй элементы 2 и 3, RSтриггер 4, IK-триггер первого разряда 5 и синхронные RS-триггеры второго и третьего разрядов 7 и 8. Триг10 геры разрядов 5, 7 и 8 содержат каждый по асинхронному RS-триггеру 9, выходы которого соединены попарно с выходами этого триггера и данного разряда. Счетный вход 1 соединен с сипхронходами триггеров 5, 7 и 8.

Первый выход триггера 5 соединен с входом триггера 7. Второй выход триггера 5 соединен с входом триггера 8. Выход RS-триггера 4 соединен

1О с первым входом второго элемента 3, выход которого соединен с первым входом первого элемента 2, выход которого соединен с другими синхровхоpBMII RS-триггеров 7 и 8. Первый и

25 второй выходы третьего разряда 8 соединены попарно соответственно с Rи S-входами синхронного RS-триггера второго разряда 7. Первый и второй выходы второго разряда 4 соединены попарно соответственно с S- u Rвходами синхронного RS-триггера третьего разряда 8. S- u R-входы RSтриггера 9 первого разряда 5 соединены попарно с двумя S-входами RS35 триггера 4 и вторым и третьим входами второго элел»е»»та 3, S- u R-входы

RS-триггера 9 второго разряда 7 соединены попарно с первым и вторым Квходами IK-триггера первого разряда

5, первым и вторым R-входами RSтриггера 4, вторым и третьим входами первого элемента 2, S- u R-входы RSтриггера 9 третьего разряда 8 соединены попарно с третьим и четвертым

R-входами RS-триггера 4, с четвертым

45 и пять!м входами первого элемента 2, с нторым и третьим I-входами IKтриггера первого разряда 5, первый

I- и третий К-входы которого соеди,нены с выходом второго элемента 3. RSтриггер 4 выполнен на элементах 10 и 11.

IK-триггер первого разряда 5 выпол, нен на элементах 12,..., 15 и КЯтриггера 9. Синхронные RS-триггеры

7 и 8 построены каждый на элементах

55 16 и 17 и RS-триггера 9. RS-триггер

9 выполнен на элементах 18 и 19. ВыФункционирование счетчика. ныпол" ненного на элементах И-НЕ (фиг. 2), поясняется таблицей состояний (табл. 2), в каждой строке которой указаны состояния на выходах логических элементов после окончания пе-, реходных процессов, вызванных предз 12 разряда. Кроме того, счетный нход I соединен с синхровходами IK-триггера 5, синхронных RS-триггеров 7 и 8 и T-входом TV-триггера 6. Первый выход каждого из разрядов 5 и 6 соединен со входом последующего разряда, а второй выход каждого из разрядов

5 и б соединен с входами всех старших разрядов 6, 7, 8, кроме последу ющего, первый выход RS-триггера 4 соединен с первым входом второго элемента 3, выход которого соединен с первым входом первого элемента 2, выход которого соединен с другими синхровходами RS-триггеров 7 и 8 третьего и четвертого разрядов и

V-входом TV-триггера 6. Первый и второй выходы четвертого разряда 8 соединены попарно соответственно с Rи S-входами синхронного RS-триггера третьего разряда 7, первый и второй выходы третьего разряда соединены по. парно соответственно с S-:è R-входами синхронного RS-триггера четвертого разряда 8, 5- и R-нходы асинхронного RS-триггера 9 первого разряда 5 соединены попарно с двумя Sвходами RS-триггера 4, вторым и третьим входами второго элемента 3, Би R-входы RS-триггера 9 второго раз .ряда б соединены попарно с первым и вторым К-входами IK-триггера первого разряда 5, первым и вторым R-входамп НБ-триггера 4, вторым и третьим входами первого элемента 2. S- u R, входы RS-триггеров 9 третьего и четвертого разрядов 7 и 8 соединены попарно с третьего по шестой R-входами RS-триггера 4,.с четвертого по седьмой входами первого элемента

2 и с второго по пять»»» I-входами

IK-триггера первого разряда 5, первый с- и третий К-входы которого соединены с выходом второго элемента

3. RS-триггер 4 выполнен на элел»ентах 10 и 11, IK- триггер 5 и ТЧтриггер 6 выполнены каждый на элементах 12,..., 15 и RS-триггера 9. RSтриггер 9 построен на элементах 18 и 19, Синхронные RS-триггеры 7 и 8 построены на элементах 16, ..., 19. ходы элементов 13 и 14 соеди»»ены попарно соответственно с S" "u R-входа1202050 ми RS-триггера 9 первого разряда 5, а выходы элементов 1б и 17 соединены попарно соответственно с S- u R-входами RS-триггера 9 второго разряда 7

5 и третьего разряда 8.

Последовательность состояний счетчика (фиг. 3), построенного на логических элементах И-НЕ, приведена в табл. 3, в каждой строке которой 10 указаны состояния на выходах логических элементов после окончания переходных процессов, вызванных предшесч" вующим переключением сигнала на входе 1. t5

Функционирование счетчиков, построенных на логических элементах

ИЛИ-IIE происходит аналогично, Формула изобретения 20

1 ° Счетчик в коде Грея, содержащий счетный вход, первый и второй логи" ческие элементы, RS-триггер, IK-триггер первого разряда, синхронные RS- р5 триггеры (n-1)-го и n-ro разрядов, TV-триггеры в остальных разрядах, при этом IK-, TV"òðèããåðû и синхронные RS-триггеры содержат каждый по

: асинхронному RS-триггеру, выходы кото- З0 рого являются выходами соответственно

IK-, TV- или синхронного RS-триггеров и данного разряда, кроме того, .счетный вход соединен с синхровходами IK-триггера синхронных RS-тригУ

35 геров (и-1)-ro u n-ro разрядов и с

Т-входами TV-триггеров остальных разрядов, первый выход каждого разряда, кроме (и-1)-ro и п-го, соединен с входом последующего разряда, а второй выход кажцого разряда, кроме (n-l)-ro и п-го, соединен с входами старших разрядов, кроме последующего, первый выход RS-триггера соединен с первым входом второго логич элемента, выход которого соединен с первым входом первого логического элемента, выход которого соединен с другими синхровходами синхронных

RS-триггеров (и-1)-го и п-го разрядов и Ч-входами ТЧ-триггеров остальных разрядов, о т л и ч а ю щ и й— с я тем, что, с целью упрощения, первый и второй выходы и-ro разряда соединены попарно соответственно с

К- и S-входами синхронного RS-триггера:(n-1) -го разряда, первый и второй выходы (n-1)-го разряда соединены попарно соответственно с S- u R"входами синхронного RS-триггера и-го разряда, S- u R-входы асинхронного

ЙЯ-триггера первого разряда соединены попарно с двумя S-входами RSтриггера, вторым и третьим входами второго логического элемента, S- u

R-входы асинхронного RS-триггера вто. рого разряда соединены попарно с первым и вторым К-входами IK-триггера первого разряда, первым и вторым Е-входами RS-триггера, вторым и третьим входами первого логического элемента, первый I- и третий К-входы

IK-триггера соединены с выходом второго логического элемента, S-, Rвходы асинхронных RS-триггеров всех . разрядов, начиная с третьего разряда, соединены попарно с третьего по (2n-2)-й R-входами RS-триггера, с четвертого по (2n-1)-й входами первого логического элемента, с второго, по (2n-3) -й I-входами IK-триггера.

2. Счетчик по п. 1, о т л и ч а" ю шийся тем, что выполнен на логических элементах И-НЕ.

3. Счетчик по и. 2, о т л и ч аю шийся тем, что выполнен на ло" гических элементах ИЛИ-НЕ.

8 Таблица 1

1202050

Состояния

Состояния на входах асинхронных RSтриггеров 9 разрядов на на вывхоходах элемен6 .... 7 де тов

R S R S

1 . 2 3

R S R

1 1 1 1 0 0 Oi. О

1 1 1 ! 1 О О

0 0

О 0

О 1 1 1 1

1 1 1 1 1 1 О 0 О О

1 1 1 1 0 1 1 О О О

1 1 1 1 О 1 1 О 0 0

О 1

1 1 1 1 1 0 1 0

1 0 1 1 1! О

О, О

1 1 1 1 1 0 1 О О 0

1 .1 1 1 О О О 1 О

1 1 1 0 О 0 0 О 1 1

1 1 1 1 0 0 0 0 1 1

1 1 1 1 1 1 О 0 1

1 1 1 1 1, О О 0 О 1

1 1 О 1 О О О О О О

О 1

О 1

1 1 1

0 О 1 1 1 1 1

1 О 1 1 О 1 1

1 1 1 1 1 0

О 0 1 1 1 1 1

0 1 О 1 1 1

1 1 1 1 1 1 1

О 0 1 . 1 1 1 1

1 0 1 1 0 1 1

О 1 0 1 1 1 1

1 1 1 1 1 1 1

Состояния на первых выходах триггеров

4 S 6 ... - 7 8

О О О О о о о О а О О О О о о

О Î Î О О о о

° ° °

° ф» у» о о о о о о о о о

О Î O О О - - - О e e p

9» ° ° »»» е» о

» \»

Q ° е» е» е» е» ° с» е» а»

° е е» ° е ° ° ° М

° - -, ° ° » О О О О О о о о о

» Ф ° » Ю ° ° °

О О О о о о о о - - - - о

О О О - - О О О о ° е» е» е е; е о е

О ° ° ° е» е ч о т е» е» ° е» о о о о о о о o - - î о - - о о о о о о -. о о о о о - - e о - - о

О » » О Ъ е ° О О ° » О О ° ° О

° О. y g е О О y» Р

1202050

Ц 1е

О 1е

0й

R I. е1 09

IC R

Х О

Х 1» х

О al

1» g

v .ф

О Ц

O Re а

«е»

° аа е е» «

О е"

° - " . - - r - О

° ° » е» Ф»

О О

О О

° 1 О О» О О а

0 r 0 х R и ф

tf

I о

Щ фч

Х

Clj (0 ф х х о о

Х

tf о

h ! о о

1

1

1

I,I0 .

I

I !

1 л

1 ар О О О 0 ° 0 О О е» r ° »а е» r e» °

О 0 О " О О О O 0

0 е» е» ° r е» О 0 0 е» e» r r О р 0

° е» е» а» е» °, а» Q е» а» ° е» е» е» е» °

° ° e» «еа е» « ° r а» ° e r»» r 0 а

О О ° » ° О О О О ° ° а» ° О О

° -, О» ° а» О

° Q «е» а» е» а»»» а» Q e» e» ° а» е» е»

° О О . О» ° ° ° 0

0 а» ° » 0 0 е» е» 0 0 r «О О «r О

r е» Q а» e» ° 0 а» ° е» Q e» e» ° «О е»

0 О» е» 0 0 е»»» 0 0 е» r 0 0 r r

О «О r О «О «О

1202050

1202050

Составитель О.Скворцов

Редактор М.Циткина Техред Л.Мартяшова Корректор А.Тяско

Заказ 8105/60 Тираж 871 Подписное

BHiiHIHf Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Филиал ППП "Патент", r.Óæãîðoä, ул.Проектная, 4