Цифровой функциональный преобразователь

Цифровой функциональный преобразователь

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1203517 A (д1) G 06 F 7/552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

3 q 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ i, :,, „t

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ i (54) (57) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЫЙ

ПРЕОБРАЗОВАТЕЛЬ, содержащий счетчик, первый и второй элементы задержки, элемент ИЛИ, причем первый вход элемента ИЛИ подключен к выходу первого элемента задержки, второй вход элемента ИЛИ вЂ” к выходу второго элемента задержки, выход элемента ИЛИ вЂ” к счетному входу счетчика, :отличающийся тем, что, с целью повышения точности вычисле(21) 3755938/24-24 (22) 26,06,84 (46) 07,01.86. Ьюл. № 1 (71) Львовский ордена Ленина политехнический институт им. Ленинского комсомола (72) В.Б,Дудыкевич, О.Б.Котыло и Л.Т.Пархуць (53) 681.325(088.8) (56) Авторское свидетельство СССР № 517891, кл. С 06 F 7/552, 1974.

Авторское свидетельство СССР № 932490, кл. G 06 F 7/552, 1980. ния он содержит первый и второй накапливающие сумматоры и комбинационный умножитель, причем первая группа входов умножителя подключена к группе прямых разрядных выходов счетчика, а вторая — к группе инверсных разрядных выходов счетчика, группа выходов умножителя подключена к группе информационных входов первого накапливающего сумматора. вход управления суммированием которого подключен к выходу элемента ИЛИ, выход переполнения первого накапливающего сумматора подключен к входу первого элемента задержки, группа инверсных разрядных выходов счетчика подключена к группе информационных входов второго накапливающего сумматора, вход управления суммирова- С нием которого подключен к выходу элемента ИЛИ, выход переполнения второго накапливающего сумматора подключен к входу второго элемента задержки, третий вход элемента ИЛИ является входом устройства.

1 20351,7

Изобретение относится к автоматике, вычислительной технике и может быть использовано в системах автоматического управления и контроля, в частности в цифровых линеаризующих устройствах, а также устройствах an. паратной реализации средств математического обеспечения ЭЦВМ.

Цель изобретения — повышение точности вычисления.

На чертеже представлена структурная схема цифрового функционального преобразователя.

Цифровой функциональный преобразователь содержит счетчик 1,„ комбинационный умножитель 2 с первой 3 и второй 4 группами входов, первый 5 и второй 6 накапливающие сумматоры, первый 7 и второй 8 элементы задерж-ки, элемент ИЛИ 9.

Цифровой функциональный преобразователь работает следующим образом.

В исходном состоянии накапливающий сумматор 6 — в единичном состоянии, счетчик 1 и накапливающий сумматор 5 — в нулевом состоянии. Приращение 1х входной импульсной после— довательности, поступающей на вход преобразователя, вызывает на выходе элемента ИЛИ 9 приращение dz импульсной последовательности и формирует в счетчике 1 текущее значение числа У, которое подается на первую 3 и вторую 4 группы входов комбинационного умножителя 2. Так как на вторую группу входов 4 комбинационного умножителя 2 поступает дополнительный код числа 7. (реальна на вторую группу входов поступает обратный код числа Z. чта вносит некоторую незначительную отрицательную погрешность, однако для большего удобства все выводы делаются в предположении поступления дополнительного кода числа 7), то на группе выходов комбинационного умножителя появляется текущее значе-, ние числа A = 2 (2 — 1), где н — коh личество двоичных разрядов счетчика 1.

Накапливающие сумматоры 5 и 6 использованы в качестве первого и второго управляемых делителей частоты. Входом управления делителя час. таты является вход управления суммированием накапливающего сумматора „ выходом управляемого делителя частоты служит выход переноса накапливающего сумматора, группой управляющих входов управляемого делителя частоты, на которые подается код, задающий коэффициент делителя, является группа информационных входов накапливающего сумматора. Работа первого управляемого делителя частоты описывается выражением

«2

А уХН

А — код, задающий коэффициент деления управляемого дели15 теля частоты;

dz — приращение входной импульсной последовательности Z первого управляемого делителя частоты;

1 Ч вЂ” приращение выходной импульсной последовательности у первого управляемого делителя частоты; — разрядность группы информа25 ционных входов накапливающего сумматора 5.

Так как на группу информационных входов второго управляющего делителя частоты подается дополнительный код числа 2., то ега работа опи— сывается выражением где с (— прйращение импульсной

3 последовательности E второго управляемого делителя частотьг, h — разрядность группы информа40 ционных входов накапливающего сумматора 6.

Элемент ИЛИ 9 и элементы 7 и 8 задержки представляют собой импульсный сумматор, поэтому

45 d =8X-à9.ЛЕ Сз>

Гешая совместно (1), (2) и (3), находим текущее значение числа 7 в счетчике 1

5)— где к = 3 2 " .

Таким образам в счетчике 1 формируется текущее значение числа

z =7 x

Поскольку на вторую гр;ч-;у входов

55 4 комбинационного умножителя вместо дополнительного поступает обратный код,это приводит к незначительной ,отрицательной абсолютной погрешности.

12035!7

Составитель С.Силаев

Техред М.Надь Корректор И.Муска

Редактор В.Петраш

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4

Заказ 5418/52 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5