Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУВЛИН (584 G 06 F 9 2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ/ 8

H ABTGPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИй (21) 3710091/24-24 (22) 11.03.84 (46) 07.01.86. Бюл. ?Ж 1 (72) В.П. Супрун, В.С. Харченко, Г.Н. Тимонькин, В.А. Малахов, С.Н. Ткаченко и К.10. Воробьев (53) 681 ° 32(088.8) (56) Авторское свидетельство СССР

?? 928356, кл. С 06 F 9/22, 1980.

Майоров С.А., Новиков Г.И.

Структура ЭВМ. — Л.: Машиностроение, 1979, с. 312-314, рис. 10.4. (54) (57) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕНИЯ, содержащее постоянное запоминающее устройство микрокоманд, регистр адреса, регистр микроопераций, коммутатор адреса, первый мультиплексор, триггер пуска и генератор тактовых импульсов, причем вход пуска устройства соединен с

S — входом триггера пуска, выход которого соединен с входом генератора тактовых импульсов, выход коммутатора адреса соединен с информационным входом регистра адреса, выход которого соединен с адресным входом постоянного запоминающего устройства микрокоманд, выходы микроопераций и немодифицируемой части адреса которого соединены соответственно с информационными входами регистра микроопераций и входами немодифицированной части адреса первого информационного входа коммутатора адреса, выход микроопераций регистра микроопераций соединен с выходом устройства, выход микрооперации "Конец работы" регистра микроопераций соединен с К -входом триггера пус„„SU„„1203525- A ка, выход логических условий постоянного запоминающего устройства микрокоманд и вход логических условий устройства соединены соответственно ,с управляющим и информационными входами первого мультиплексора, о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит регистр логических условий, второй мультиплексор, первый, вто.рой и третий элементы И, первый и второй элементы ИЛИ, причем вход кода операции устройства соединен с вторым информационным входом коммутатора адреса, первый и второй выходы генератора тактовых импульсов Ф соединены соответственно с входами синхронизации регистра адреса и регистра микроопераций, второй выход генератора тактовых импульсов соединен с первьм входом первого элемента И, выход которого соединен с ?йЫ, входом синхронизации регистра логи- ф ческих условий, выход которого сое.динен с управляющим входом второго мультиплексора, вход логических условий устройства соединен с информационным входом второго мультиплексора, вход которого соединен с прямым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выходы первого и второго модифицируемых разря. дов адреса постоянного запоминающе-,фЬ го устройства микрокоманд соединены соответственно с вторым входом первого и первым входом второго элементов ИЛИ, выходы которых соединены с входами модифицированной части адреса первого информационного входа коммутатора адреса, выход кода логических условий постоянного запоминающего устройства микрокоманд соединен с информационным входом регистра логических условии, выход метки nocTOHHного запоминающего устройства микрокоманд соединен с вторым входом первого и инв"-pcными входами второго и тре гьего

1 20352

=-лементов И, выход первого мультиплексора соединен с прямым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход микрооперации "Конец команды" регистра микроопераций соединен с управляющим входом коммутатора адре1

Изобретение относится к автома1 тi:. Сднтн -.И ц 01-, тЕХНИ (Е И можит быть т спольэ ОванО IIpH IIocTpoåBHHH центральных и периферийных уст ройств управления ЭВМ и вычислительных систем.

Цель изобретения — повьппение быстродействия.

На фиг. 1 изображена функциональная схема микропрограммного устройства управления, на фиг. 2 — схема,, поясняющая работу vcTpoHcTBB..

Устройство содержит постоянное запоминающее устройство (ПЗУ) I микрокоманд, регистры 2-4 адреса, микроопераций и логических условий соответственно, первый 5 и второй 6 мультиплексoðüi, IIоммутат0р 7 адреса, -.pHI гер 8 пуска. генератор 9 T, Iê TOвь.х импульсов, первый 10 и второй

11 элементы ИЛИ,, первый 12, второй

13 и -ретий 14 элементы И, входы 15 кода операции, 16 пуска и 17 логических условий устройства, выход

18 устройства, выходы 19-24 микроопераций, немодифицируемой части адреса, второго и первого модифицируемых разрядов ацреса кода логических условий и метки постоянного запоминающего устройства микрокоманд соответственно. выходы 25 и 26 микрооперации Конец команды" и Конец работы" соответственно, первый 27.1. и 27.2 второй выходы генератора тактовых импульсов соответственно.

Устройство работает следующим образом.

В исходном состоянии все элементы схемы находятся в нулевом состоянии, а v разряде регистра 3 микро-операций, соответствующем микроопе-. рации "Конец команды" (выход 25), записана единица (цепи приведения с:емы в исходное состояние не показаны). По сигналу Пуск поступающему через вход 16 устройства на

5-вход триггера 8, последний устанавливается в единичное состояние.

При этом на выходах генератора 9 возоуждаются последовательности такig товых импульсов.

По первому тактовому импульсу ( поступающему на синхровход регистра

2 адреса, последний открывается.

При этом код операции, являющийся адресом первой микрокоманды выполняемой микропрограммы, через коммутатор поступает на информационный вх,"; регистра 2 адреса. По записанному в регистре 2 адресу в ПЗУ 1 микрокоманд выбирается соответствующая микрокоманда и поступает на

eIo выходы 19- 24. При наличии сигнала на синхровходе регистра 3 микроопераций операционная часть ми..рокоманды с выхода 19 поступает на информационный вход регистра 3 микроопераций. Сигналы микроопераций с регистра 3 микроопераций поступают на выход 18 устройства.

При формировании адреса очередной микрокоманды возможны следующие режимы работы устройства; формирование адреса очередной микрокоманды при выполнении линей35 ных участков микропрограмм без проверки логических условий, формирование адреса очередной микрокоманды при проверке одного логического условия,"

30 формирование адреса очередной микрокоманды при проверке двух логических условий одновременно.

1203525

Рассмотрим работу устройства в этих режимах °

Первый режим. При считывании г мккрокоманды из ПЗУ 1 мккрскоманд адрес очередной микрокоманды формируется следующим образом. Немодифкцируемая часть адреса очередной микрокоманды с выхода 20 поступает на соответствующие входы первого информационного входа коммутатора 7 адреса. Значение модифицируемых разрядов адреса очередной микрокомакды поступает с выходов 21 и 22 через элементы ИЛИ 11 и 10 на вход коммутатора 7. Поскольку в поле 23 и ре, гистре 4 при этом записан нулевой код, то на.выходе мультиплексоров

5 и 6 и элементов И 13 и 14 присутствуют нулевые сигналы. Ввиду отсутствия сигнала микрооперации Конец команды адрес очередной микрокоманды через коммутатор 7 поступает на информационный вход регистра 2 адреса. При формировании на выходе

27.1 генератора 9 очередного тактового импульса адрес мккроксманды записывается в регистр 2 адреса.

Далее устройство работает в этом режиме аналогично описанному выше.

Второй режим. Если при выполне. нии текущей мккрокоманды необходимо проверить значение логического условия и произвести ветвление микропрограммы, то на выходе 23 ПЗУ микрокоманд будет считан код этого логического условия. Значения логических условий с входа 17 поступают на первый мультиплексор 5 °

Формирование значения модкфицкруемого разряда адреса очередной микрокоманды осуществляется на втором элементе ИЛИ 11 путем реали, зации логической функции

1 = + где g — значение модифицируемого разряда адреса очередной микрокоманды на выходе

21 ПЗУ 1 микрокоманд (в микрокоманде ветвления

47= О);

Х, — значение проверяемого лсгическогс условия, формируемого на выходе мультиплексора 5.

Значение сигнала поступает на вход модифицированных разрядов адреса первого информационного входа коммутатора 7 адреса. ПсскольtS

30 а5

55 ку в регистре 4 при этом сохраняется нулевой код, тс сигнал на выходе мультиплексора 6 равен нулю к модификации второго адресного разряда не происходит.

Третий режим. Если при выполнении микрокоманд необходимо реализовать проверку двух логических условий, то предлагаемое устройство работает следующим образом. При считывании микрокоманды Д; на выходе

24 ПЗУ 1 микрокоманд присутствует единичный сигнал — метка. По второму тактовому импульсу происходит запись операционной части микрскоманды А-, „ в регистр 3 и запись кода логического условия в регистр 4 логических условий.

Метка запрещает прохождение сигналов через второй 13 к третий 14 элемен-.ты И, блокируя тем самым модификацию младших адресных разрядов. Формирование адреса микрокоманды А; содержащей код второго проверяемого логического условия Х, т.е. собственно микрокоманды ветвления прол исходит по очередному импульсу после его окончания метка пропа-. дает, второй 13 к третий 14 элементы И открываются. По . происходит считывание операционной части микрокоманды А;

Код логического условия поступает на мультиплексор 5, а код логического условия X на мультиплексор 6. С входа 17 значения логических условий подаются на информационные входы мультиплексоров

5 к 6. Значения проверяемых условий к Х с выходов мультиплексоров

5 к 6 через открытые элементы

И 14 и 13 поступают на элементы

KITH 11 и 10. Модифицированные разряды адреса очередной мккрокоманды

A;+ поступают на входы модифицированной части разрядов адреса первого информационного входа коммутатора

7 адреса.

Механизм модификации в этом режиме полностйо аналогичен описанному во втором режиме. Отличие состоит лишь в том, что при этом на элементах ИЛИ 10 и 11 модифицируются (изменяются с нуля на единицу при единичном значении условий и ) два младших разряда одновременно, что позволяет осуществлять ветвление по трем — четырем направлениям.

12 3525

Если после провеРки логических условий 1, и .1 необходимо проверить условия и у, то устройство работает аналогично третьему режиму, описанному выше. При зтом по сигналу метки содержимое регистра 4

11 затирается кодом условия Я

Если же после проверки условий М„ и Х„ осуществляется переход к линейному участку, то в первой его микрокоманде задается метка и нулевой код в поле условий заносится в регистр ч и таким образом обнуляет его.

Работа устройства заканчивается при формировании на выходе 26 регистра 3 сигнала микрооперации "Конец работы, который, поступая на / 20 -вход триггера 8 пуска, устанавливает его в исходное состояние, в результате чего генератор 9 прекращает формирование тактовых импульсов.

В тех случаях, когда необходимо реализовать фрагмент микропрОграммы, содержащий две последовательные микрокоманды ветвления, причем вторая микрокоманда требует проверки двух логических условий одновременно, а первая — одного или двух логических условий, в предлагаемом устройстве требуется введение

13 «1! пустои микрокоманды, т.е. микрокоманды с нулевой отрицательной частью. В тех случаях, когда микрокоманде, после которой требуется проверка двух логических условий, предшествует линейная микрокоманда

1 предлагаемое устройство позволяет осуществить одновременную проверку двух логических условий без введения дополнительной (" пустой" ) микрокоманды.

Составитель A. Логачева

Редактор В.Петраш Техред А.Бойко КорректоР И.Муска

Заказ 8418/52 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 415

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4