Устройство для отображения хода программ микро-эвм

Устройство для отображения хода программ микро-эвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной техника и предназначено ;для отладки программ и аппаратурной части микро-ЭВМ, Целью изобретения является расширение функциональных возможностей за счет обеспечения одновременного отображения предьщущего, текущего и очереднога адресов и команды . В устройство, содержащее блок задания режима, блок сравнения, триггер, регистры первого и второго адресов, блок управления, включены .дополнительно регистр третьего адреса ,, три регистра предьщущей команды, три регистра текущей команды и регистр состояния.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК, Я0„„12035 5р, G,06 F 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3713910/24-24 (22) 11,03.84 (46) 07.01.86. Бюл. 1 1 (72) О.И. Николайчук (53) 681.3(088,8) (56) Авторское свидетельство СССР

Ф 968821, кл. G 06 F 11/00, 1979.

Авторское свидетельство СССР

Ф 598077, кл. G 06 F 9/20, 1974. (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ,ХОДА ПРОГРАММ МИКРО-ЭВМ (57) Изобретение относится к вычислительной технике и предназначено,для отладки программ и аппаратурной части микро-ЭВМ. Целью изобретения является расширение функциональных возможностей за счет обеспечения одновременного отобрал(ения предыдущего

I текущего и очередного. адресов и команды. В устройство, содержащее блок задания режима, блок сравнения, триггер, регистры первого и второго адресов, блок управления, включены, дополнительно регистр третьего адреса„ три регистра предыдущей команды, три регистра текущей команды и регистр состояния. I 203530

Изобретен»)е относится к вы:исли..— тсльной технике и предназначено для отображения хода Отлаживаемой прор а l-.)мь), )Г " (Q»у3 о \ 1» ен) я»»»»(яе», д pъ:»)и—

О ение Йункп(ио))яле нььх ВОз)»сжнсстей путем Обеспечения одновременногo отображен)-:.:я предь;дуще-,о „текущего и Очер»днОГО адресOB и команды.

На чертеже приведена функционал .-ная схема предлагаемого устройства. устройства для отобр )же))ия хода

I)poI рамм 1»»и»крО" 38((с»сдержи". бJ: Ок 1 здания р;-;;ц,,а» блок 2 сра:не,.ия, регистр 3 первого адреса,, тригr ep ((„, \ и

-)»;..(-» O»ъг» C T»r»(j !»";.»- ЯЫЦУ(Що)) Кс, ;)-„ H)P»i).

Г сгистп 1 О Втсп огo Bпр еса. ))ервь)и (), BTopoA 1 2 и Tpe ).ий 1 3

TccÓ ЩЕЪ ((Она)ДЬ.,i OP: И»- РО 1Ч СО» Т»» -

Блок 5 —; правления Вклшчает в себ=-.

Вегистр 15 сдвиГB., Одновибратс»р 1 О, »(е»» Вый л яме нт 1 7 - адер»»» ки )IepBbdc

Ятсрон» 9 э:)el)енты И. BTGpoPI

;=,H(åMeHT 20 =-адержки и элемент ИЛИ 21.

Г)ервью) выход блока»» .- адания не -;у,ма саади»-.ен с первьп(ВхОДОм блока

? сразнея(ия второй Вход»кстар ага соединен с информационным Входом

oelг-llc TBe 1 eqDoI: ацреса и адрес-. и(!;,j Вхсцсы yI тро-!С. тBc(, H. Bl»)ход " С единичным Входом триг"ep,,.j. - ., нулевой вход которого соединен с Втарь)м Входом ад»pec.;:. ОСтанова 6JIOKB, Задан) я ое)лима. Ннформаь-хс)п)ь»Й Вхоц .- c щи=ной епиничногo потенпи.-а(а, а Tel)l » свый

B О»» — »Г»П»»М»»»»И» " КЯ О-. HHJIb) У(".""рок»ства входом разр вше )гя зап»иси р гистра 15 сдвига блока 5 управления.» через одновибратар 18 алака 5 упрд Влент;;р, .зх(»цом "., »" тановки 0 ве=

I и" тра )5 сдвига блока 5 управления, такт(овь»ми Входа IH пегRc TpB B TpF T el адреса., первого 7,, Второго 8 == ретье го 9 регистров предыдущей команды II через первый элемент 7 задержки блока 5 управления с входами установки

B 0 Вегистда (0 ВТОрсга адресад первого 11, -=«Toporo 12 и третьего

13 регистров текущей ком"нд.,=. инвегсный выход триггера 4 соединен с.выхз-. ,цом останова устройства и IIервым входом первогб элемен-а И )8 блока

5 управления В Од признаке. байта

Гас»» ОЯНИЯ УСТСО»»г ТВ»О»ПИ)»ЕН C Пс Рвье") вхОдОм ВТОРОГО элементе. И (: бл =

t .,н ;»

»»»"-

»; »» ка 5 управления, выход которого соеди(.ни с тактовыми входами регистров

1(. Состояния и 3 первого адреса> т,;,êòoBbr Вход устройства соединен с

Вторыми Входами второго 19 и первого

"Я элементов И блока 5 управления, Вь)хоц которого соединен с тактовым

Водам регистра 15 сдвига блока 5 управления и через второй элемент 20 задержки блока 5 управления с тактовыми входами регистра 10 второго адресa, перво-о 11, второго 12 и третьего 13 регистров текущей команды, входы записи и чтения устройства соединены с входами элемента ИЛИ 21 блока 5 -.правления, соединен с третьим входом первого

:lJle;-jeHTB И 18 блока 5 управлен.;я, :.Ифоом:-:..цис))ньй Bxol» первого разряда регистра ) 5 сдвига блока 5 управле)-)ия соецннен с шиной единичного поте)гциала а входы второго, третьего четвертогэ p="BðÿäîB регистра 15

:двига соединены с шиной нулевого по?е))пиала, первый выход регистра 15 сдвига блока 5 управления соединен

".. Bходамн разрешения записи регистра (О второго адреса и первого реГистра 11 текущей кОманды ВтОрой Bbl ..-..Од регистра 15 соединен с входом разрешения записи второго регистра

;;2 текущей команды, третий выход регистра 15 сдвига блока 5 управле;,,--"-;я .-:.О:-.динен с инверсным входом пер"

: — loão элемента И ",8 блока 5 управления и Входом разрешения записи третьего регистра 13 текущей команды, информационный вход устройства соединен с информационными входами пepBoI 11, Второго l.2 и третьего (13 регистров текущей команды и реГистра 1ч состояния, информационные

Вьг..оды регистра 10 второго адреса, :,=- рвого 11, второго 12 и третьего 13 регистров текущей команды соединены

cooT — ::етственно с информационными вход »;»-, реГистра 6 третьегО адреса IIep

0 загс 7„второго 8 и.третьего 9 регист.ров предыдущей команды, выходы разреше-сия индикации первого 11, второго 12 и третьего 1)3 регистров те:,.„».Iей камандя соединены соответственно с вхоцами разрешения записи первого 7,, второго 8 и третьего 9 регистров предыдущей комацды.

""тройство работает следу)ощим

Образомо

Р блоке 1 задания режима устанавливается адрес останова, который

1203 постоянно подается на первый вход блока 2 сравнения. При системном сбросе микро-ЭВМ на адресном входе устройства устанавливается нулевой адрес, поступающий на второй вход

5 блока 2 сравнения и на информационный вход регистра 3 пероо-ого адреса.

В это время на информационном входе устройства микро-ЭВМ выставляет байт состояния, на входе признака байта состояния появляется единичный потенциал, поступающий на первый вход второго элемента И 19 блока 5 управления, на второй вход которого, соединенный с тактовым входом устройства, поступает синхроимпульс. Элемент И i9 повторяет импульс, который записывает байт состояния в регистр 14 состояния и адрес и регистр 3 перваго адреса, н зто же время на входе 2О признака команды устройства появляется логическая "1", по появлению которой триггер 4 переводится н единичное состояние, а на инверсном выходе и на выходе останова устройства 25 появляется признак останова — логический "0", который также поступает на первый вход первого элемента И 18 блока 5 управления, блокируя работу устройства. Кроме того, по фронту признака команды одновибратор 1б блока 5 управления вырабатывает импульс установки н "0 регистра 15 сдвига блока 5 управления, который также является импульсом записи в регистр б третьего адреса, первого 7, вта35 рого 8 и третьего 9 регистров предыдущей команды, а с задержкой на элементе 17 задержки вырабатывается чмпульс установки в "0" регистра 10

40 второго адреса, первого 11, второго

12, третьего 13 регистров текущей команды. Кроме того, признак команды поступает на вход разрешения записи регистра 15 сдвига блока 5 управле45 ния, осуществляя запись в него кода, установленного на информационных входах. В таком состоянии устройстно кдет поступления импульса запуска с блока 1 задания режима.

По поступлении импульса запуска с второго выхода блока 1 задания режима триггер 4 устанавливается в логический "0, снимает признак останова, как следствие, микро-ЭВМ выс- 55 тавляет сигнал чтения и на информационных входах появляется код команды. При приходе следующего син"30

4 хр оимпульса ка тактовый вход устройства ок через герньп элемент И 18 поступает на тактовый вход регистра 15 сдвига блока 5 управления, осуществляется сдвиг кода, логическая "1" поступает на входы разрешения записи регистра 10 второго адреса и первого регистра 11 текущей команды, разрешая запись. Кроме того, синхроимпульс с задержкой, обусловленной элементом 20 задержки, поступает на тактовые входы регистра 10 второго адреса, перного 11, второго 12 и третьего 13 регистров текущей команды, осуществляется запись информации только в те иэ указанных регистров, на входах разрешения записи которых присутствует логическая "1", т.е. в данном случае в регистр 10 второго адреса переписывается адрес команды из регистра

3 первого адреса, а в первый регистр

11 текущей команды записывается код команды с информационного входа устройства. !

Если выполняемая. команда имеет длину два или три байта, то микроЭВМ меняет адрес на адресных входах устройства и выставляет новый байт со=таяния, которые снова после запуска с блока задания режима записываются н регистры 3 первого адреса и 1- . состояния по совпадению синхраимпульса на тактовом входе устройства и признака на входе признака состояния. Затем микро-ЭВМ выставляет на информационном входе устройства второй бай-. команды и выдает сигнал на одном из входов устройства чтения или записи, при этом синхроимпульс с выхода элемента И 18 поступает на тактовый вход регистра i5 сдвига, осуществляется сдвиг кода, на втором выходе устанавливается логическая "i", при этом синхроимпульс через элемент 20 задержки осуществляет запись во второй регистр 12 текущей команды. Аналогично осуществляется запись третьего байта в третий

13 регистр текущей команды, а также их адреса в регистр 3 и байта состояния в регистр 14 состояния, при этом логическая "1" с третьего выхода регистра 15 сдвига блокирует по инверсному входу первый элемент

И 18. При выполнении более короткой команды, состоящей иэ одного или дв ".: байтов, запись происходит анаI

1203 З30 логично с той разницей, что к устройству приходят одно или два обращения по входам чтения или записи вместо трех. Далее микро-3ВМ опять меняет адрес и выставляет новый байт состояния (признак состояния), при этом осуществляется запись адреса и состояния в регистры 3 первого адреса и 14 состояния, затем приходит признак команды, который переводит триггер

4 в режим останова, устанавливает в.

"0" регистр 15 сдвига, переписывает всю информацию из регистра 10 нторого адреса, первого 11, второго 12 и третьего 13 регистров байта текущей команды в регистр б третьего адреса, первый 7, второй 8 и третий 9 регистры байтов предыдущей команды, после

11л1 чего осуществляется сброс н 0 påгистра 10 второго адреса, первого 11, второго 12 и третьего 13 рeãèñòðoâ байтов текущей команды. Далее происходит исполнение второй команды и т.д. При этом в регистрах 6-9 — адреса и байты предыдущей команды, в регистрах 10 — 13 — адреса и байты текущей команды, а в регистрах 3 и 14адрес перехода и байт состояния, Регистры первого 3, второго 10 и третьего 6 адресов, а также перные

11 и 7, вторые 12 и 8 и третьи 13 и

9 регистры соответственно текущей и предыдущей команды и регистр 14 состоякия выполнены с индикацией значения в шестнадцатиричной форме. Индикация осуществляется только н случае, если к регистру было обращение. .формула изобретения

Устройство для отображения хода программ микро-3BN содержащее блок задания режима, блок сравнения, триггер, регистр первого адреса, регистр второго адреса и блок управления, включающий первый и второй элементы задержки, причем адресный вход устройства соединен с информационным входом регистра перного адреса и первым входом блока сравнения, выход сравнения которого соединен с единичным входом. триггера, выход адреса останова блока задания режима соединен с вторым входом блока сравнения, инверсный выход триггера является выходом останова устройства, выход регистра первого адреса соединен с информационным входом регистра второго адреса, отличающееся тем,что, с целью рас шлрекия функциональных возможностей путем обеспечения одновременного отображения предыдущего, текущего и очередного адресов

1п и команды, в него введены регистр третьего адреса, первый, второй и третий регистры предыдущей команды, .первьпл, второй и третий регистры текущей команды и регистр состояния, а

1»; н блок управления введены первый и второй элементы И, элемент ИЛИ, однонибратор и регистр сдвига, причем инверсный выход триггера соединен с первым входом первого элемек20 та И блока управления, вход признака команды устройства соединен с . тактоным входом триггера, входом разрешения записи регистра сдвига, через одновибратор с входом установки нуля регистра сдвига блока управле1 ния, с тактовыми входами регистра третьего адреса, первого, второго и третьего регистров предыдущей команды и через первый элемент задержки блока управления с входами устаЗО юю |е нонки в 0 регистра второго адреса и первого, второго и третьего регистров текущей команды, вход признака байта состояния устройства соединен с первым входом второго элемента И блока управления, выход которого соединен с тактовыми входами регистра состояния и регистра первого адреса, тактовый вход устройства соединен с вторыми входами второго и первого элементов И блока управления, выход которого соединен с тактовым входом регистра сдвига и через второй эле— мент задержки блока управления с тактовыми входами регистра второго c> адреса, первого, второго и третьего регистров текущей команды, входы записи и чтения устройства соединены с соответствующими входами элемента ИЛИ, выход которого соединен с третьим входом первого элемента И . блока управления, информационные входы перного и второго разрядов регистра сдвига блока управления соединены соответственно с ши;-.: и нуленого и единичного потенциалов устройства, входы третьего и четвертого разрядов регистра сдвига блока управления соединены с шиной нулевого

1203530

Составитель И. Сигалов

P едактор О. Юрковецкая Техред М. Надь Корректор М. Пожо

Заказ 8418/52 Тираж 709

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r Ужгород, ул. Проектная 4 потенциала устройства, первый выход регистра сдвига блока управления соединен с входами разрешения записи регистра второго адреса и первого регистра текущей команды, второй выход регистра сдвига блока управления соединен с входом разрешением записи второго регистра текущей команды, третий выход регистра сдвига блока управления соединен с инверсным входом первого элемента И блока управления и входом разрешения записи третьего регистра текущей команды, информационный вход устройства соединен с информационными входами первога, второго и третьего регистров текущей команды и регйстра состояния, информационные выходы регистра второго адреса, первого, второго и третьего регистров текущей команды соединены соответственно с информационными входами регистра третьего адреса, первого, второго и третьего

1О регистров предыдущей команды, выходы разрешения индикации первого, второго и третьего регистров текущей команды соединены соответственно с входами разрешения записи первого, второго и третьего регистров предыдущей команды.