Устройство для обмена данными между вычислительными машинами

Устройство для обмена данными между вычислительными машинами

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК. SU„„1203531 (51Р С 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП"ъФ

ollHGAHNE изоБрктения/" . „(К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ (21) 3763352/24-24 (22) 26.06.84 (46) 07.01.86. Бюл. Р 1 (72) М.И.Авдейчик, В .Г.Романьков, Н.Л.Чупрынников и О.С.Оборин (53) 681.327.7(088.8) (56) Устройство управления накопи. телями на магнитной ленте ЕС-5517.

Е13.057.027.ТО.

Устройство управления накопителями на магнитных дисках и барабанах ЕС- 5551, ЩЯ3.057.079.ТО.

Адаптер канал-канал ЕС-4061.

Ц53.059.006.ТО. (54) (57) 1. УСТРОЙСТВО ДЛЯ ОБМЕНА

ДАННЫМИ МЕЖДУ ВЫЧИСЛИТЕЛЬНЫМИ МАШИНАМИ, содержащее четыре узла усилителей приемников, четыре узла усилителей передатчиков, два коммутатора, два узла сравнения адреса, два узла формирования адреса, два блока формирования сигналов обмена, причем группа входов первого узла усилителей приемников подключена к управляющему выходу первой электронно-..вычислительной машины, группа выходов первого узла усилителей передатчиков — к управляющему входу первой электронно-вычислительной машины, группа входов второго узла усилителей приемников — к управляющему выходу второй электронно-вычислительной машины, группа выходов второго узла усилителей передатчиков— к управляющему входу второй электронно-вычислительной р1ашины, группа входов третьего узла усилителей приемников — к информационному выходу первой электронно-вычислительной машины, группа выходов третьего узла усилителей передатчиков — к информационному входу первой электронно-вычислительной машины, группа входов четнертога узла усилителей приемникон — к информационному выходу второй электронно-вычислительной машины, группа выходов четвертого узла усилителей передатчиков к информационному входу второй электронно-вычислительной машины, при этом группа выходов третьего и четвертого узлов усилителей приемников соединена с первыми группами информационных входов первого и нторого блоков формирования сигналон обмена и первого и второго узлов сравнения адреса соответственно, выходы которых соединены с входами сигнала .опознавания адреса первого и второго блоков формирования сигналов обмена соответстненно, первые группы управляющих выходов которых соединены с группами входон первого и второго узлов усилителей передатчиков соответственно, группы выходов первого и второго узлов усилителей приемников соединены с первыми группами управляющих входов первого и второго блокон формирования сигналов обмена соответственно, первые группы информационных выходов первого и второго блоков формирования сигналон обмена — с группами информационных входов первого и второго коммутаторов соответственно, группы выходон которых соединены с. группами входов третьего и четвертого узлов усилителей передатчиков соответственно, группы информационных выходов перво12035;. 1 го и второго узлов формирования адреса соединены с вторыми группами ин формационных входов первого и второго узлов сравнения адреса и группами управляющих входов первого и второго коммутаторов соответственно, вторые группы информационных выходов первого и второго блоков формирования сигналов обмена — с вторыми группами информационных входов второго и первого блоков формирования сигналов обмена соответственно, о т л и ч аю щ е е с я тем, что, с целью сокращения времени обмена управляющей информацией, в него введен блок анализа соответствия адресов, первый и второй выходы которого подключены к группам управляющих входов первого и второго коммутаторов соответственно, первый и второй входы блока анализа соответствия адресов подсоединены к группам выходов третьего и четвертого узлов усилителей приемников блока соответственно, первая и вторая группы выходов блока анализа соответствия адресов соединены с вторыми группами управляющих выходов первого и второго блоков формирова-. ния сигналов обмена соответственно, вторые группы управляющих выходов которых соединень| с первой и второй группами входов блока анализа соответствия адресов.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок анализа соответствия адресов содержит три регистра, два узла сравнения, коммутатор два триггера, три элемента задержки, формирователь одиночных импульсов, два элемента И, два элемента НЕ, элемент ИЛИ, причем выход первого регистра соединен с первыми входами первого и второго узлов сравнения и является первым и вторым выходами блока, информационные входы второго и третьего регистров являются первым и вторым входами блока соответственно, единичный выход первого триггера и выход первого узла сравнения образуют первую труппу выходов блока, единичный выход второго триггера и выход второго узла сравнения образуют вторую . группу выходов блока, при этом единичные вьгходы первого и второго триггеров подключены также к второй и первой группам выходов блока соответственно, синхровход и нулевой вход первого триггера и синхровход и первый нулевой вход второго триггера образуют первую и вторую группы входов блока соответственно, при этом синхровходы первого и второго триггеров соединены с синхровходами второго и третьего регистров соответственно, выход которого соединен с вторым входом второго узла сравнения и первым информационным входом коммутатора, вторым информационным входом соединенного с вторым входом первого узла сравнения и выходом второго регистра, единичный выход первого триггера соединен с первым входом элемента ИЛИ, первым входом первого элемента И и первым управляющим входом коммутатора, выход которого соединен с информационным входом первого регистра, синхровходом соединенного с выходом второго элемента И, первый вход которого соединен с выходом первого элемента

НЕ, вход которого соединен с выходом первого элемента И и входом первого элемента задержки, выходоМ соединенного с входом формирователя одиночных импульсов, выход которого соединен с вторым нулевым входом второго триггера, единичным выходом соединенного с вторым управляющим входом коммутатора, вторым входом первого элемента И и вторым. входом элемента ИЛИ, выход которого соединен с входом второго элемента задержки, выходом соединенного с вторым входом второго элемента И и входом третьего элемента задержки, выход которого соединен с входом второго элемента HE,âûêîäîì соединенного с третьим входом второго элемента И, нулевой выход первого триггера соединен с информационным входом второго триггера, нулевой выход которого соединен с информационным входом первого триггера.

12035 .

Изобретение относится к вычислительной технике и может быть испольэовано в двух вычислительных системах для организации межмашинного обмена информацией.

Цель изобретения — сокращение времени обмена управляющей информацией.

На фиг. 1 изображена структурная схема предлагаемого устройства; на фиг. 2 — структурная схема блока анализа соответствия адресов; на фиг. 3 — структурная схема блока формирования сигналов обмена; на фиг. 4—

St структурная схема узла выдачи Работа абонента"; на фиг ° 5 — структурная схема узла приема команд; на фиг. 6 — структурная схема узла выдачи байта состояния; на фиг. 7 структурная схема узла управления обменом; на фиг. 8 — структурная схема формирователя байта состояния; на фиг. 9 — структурная схема формирователя сигнала "требование абонента"; на фиг. 10 — структурная схема формирователя одиночных импульсов.

20

Устройство для обмена данными (фиг ° 1) содержит четыре узла 1-4 усилителей приемников, четыре узла

5-8 усилителей передатчиков, первый 9 и второй 10 узлы формирования адреса, первый 11 и второй 12 узлы сравнения адреса, первый 13 и второй 14 коммутаторы, первый 15 и второй 16 блоки формирования сигналов обмена и блок

17 анализа соответствия адресов.

Причем входы узлов 1-4 подключены соответственно к информационным и управляющим входам t8-21 устройства, выходы узлов 5-8 — к информационным и управляющим выходам 22-25 устройства. Первые управляющие входы блоков 15 и 16 соединены соответственно шинами 26 и 27 с выходами узлов 1 и 2, первые информационные входы шинами 28 и 29 — с выходами узлов

3 и 4, входы сигнала опознания адреса цепями 30 и 31 — с выходами узлов 11 и 12, первые управляющие выходы шинами 32 и 33 — с входами узлов 5 и 6, первые информационные выходы шинами 34 и 35 — с первыми входами коммутаторов 13 и 14, вторые информационные выходы шинами 36 и 37 — с вторыми информационными

55 входами блоков 16 и 15. Выход узла 9 соединен с шиной 38 с вторым информационным входом узла 11 и вторым входом коммутатора 13, выход которого соединен шиной 39 с входом узла 7. Выход узла 10 соединен шиной

40 с вторым информационным входом узла 12 и вторым входом коммутатора

14, выход которого соединен шиной 1 с входом узла 8. Первые информационные входы узлов 11 и 12 соединены соответственно шинами 42 и 43 с выходами узлов 3 и 4. Первый и второй входы блока 17 соединены соответственно цепями 44 и 45 с выходами узлов 3 и 4, а первая и вторая группы входов блока 17 шинами 46 и 47 с вторыми группами управляющих выходов блоков I5 и 16, первый и второй его выходы цепями 48 и 49 с вторыми входами коммутаторов 13 и 14, первая и вторая группы выходов шинами 50 и 51 — с вторыми груг;пами управляющих входов 15 и 16.

Блок 17 анализа соответствия адресов (фиг. 2) содержит три регистра 52-54, три элемента 55-57 задержки, первый 58 и второй 59 узлы сравнения, первый 60 и второй 61 динамические триггеры, первый 62 и второй 63 элементы И, первый 64 и второй 65 элементы НЕ, формирователь

66 одиночных импульсов, элемент

ИЛИ 67 и коммутатор 68, выход которого соединен с информационным входом регистра 52. Причем выход регистра 52 соединен с первыми входами узло 58 и 59, цепью 48 с первым и цепью 49 с вторым выходами блока, первый и второй входы которого подключены соответственно цепями 44 и 45 к информационным входам регистров 53 и 54. Выход регистра

53 соединен с вторым входом коммутатора 68 и вторым входом узла 58, выход которого соединен с первой цепью 69 шины 50, подключенный к первой группе выходов блока. Выход регистра 54 соединен с первым входом коммутатора 68 и вторым входом узла 59, выход которого соединен с первой цепью 70 шины 51 подключенной.к второй группе выходов блока.

Первая цепь 71 шины 46, подключенной к первой группе входов блока, соединена с синхровходами регистра 53 и триггера 60, единичный выход которого соединен с первыми входами элементов 62 и 67, первым управляющим входом коммутатора 68, второй цепью 72 шины 50 и третьей цепью 72

20353, 4

Блок 15 (16) формирования сигналов обмена (фиг. 3) содержит узел

77 выдачи сигнала "Работа абонента", узел 78 приема команд, узел 79 выда чи байта состояния, узел 80 управления обменом, дешифратор 81 команд, регистр 82 команд, узел 83 сравнения, формирователь 84 байта состояния и формирователь 85 сигнала

"Требование абонента", входы которого соединены соответственно шинами 86-88 и первой цепью 89(90) шины

37(36) с первыми выходами узлов 77, 79 и 80 и второй информационной группой входов блока. С первого по четвертый выходы формирователя 85 сое— динены соответственно цепями 91 и 92, шиной 32(33) и цепью 93(94) с первыми входами узла 77 и формирователя

84, первым выходом блока и второй цепью шины 36(37), подключенной к второй группе информационных выходов блока, первая группа управляющих входов которого шиной 26(27) соединена с вторым входом узла 77 и первыми входами узлов 78-80. Первая группа информационных входов блока шиной 28(29) соединена с первым входом дешифратора 81 и третьей цепью шины 36(37). Вход сигнала опознавания адреса блока цепью

3 1 шины 51. Первая 73 цепь шины 47, подключенной к второй группе входов блока, соединена с синхровходами регистра 54 и триггера 61, единичный выход которого соединен с вторыми входами элементов 62 и 67, вторым управляющим входом коммутатора 68, второй цепью 74 шины 51 и третьей цепью 74 шины 50. Вторые цепи 75 и

76 тин 46 и 47 соединены соответственно с нулевым входом триггера 60 и первым нулевым входом триггера 61.

Выход элемента 62 соединен через элемент 55 задержки и формирователь

66 с вторым нулевым входом триггера

61 и через элемент 64 с первым входом элемента 63, второй вход которого соединен с выходом элемента 56 задержки. Выход элемента 67 через элементы 56 и 57 задержки и элемент

65 соединен с третьим входом "=.ëåìåíта И 63, выход которого соединен с синхровходом регистра 52. Нулевой выход триггера 60 соединен с информационным входом триггера 61, нулевой выход которого соединен с инфор(мационным входом триггера 60.

ЗО

40

30(31) соединен с третьим входом узла 77. С второго по четвертый выходы узла 77 соединены соответственно шиной 95, цепями 96 и 71(73) с вторым входом узла 78 и первыми цейями шин 34(35) и 46(47), подключенных соответственно к первой группе информационных и второй группе управляющих выходов блока, вторая группа управляющих входов которого шиной 50{51) соединена с третьим входом узла 78 и вторым входом узла

79. Выходы узла 78 соединены соответственно цепями 97, 99, 100 и шиной 98 с четвертым входом узла 77, третьим входом узла 79, вторым входом дешифратора 81 и синхровходом регистра 82, выход которого шиной

101(102) соединен с вторым входом узла 80, первым входом узла 83 и четвертой цепью шины 36(37). С второго по седьмой выходы узла 79 соединены соответственно цепью 103, шиной 104, цепями 105, 75(76) и

90(89) и шиной 106 с пятым входом узла 77, третьим входом узла 80, второй цепью шины 34(35), второй цепью шины 46(47), первой цепью тины 36(37) и вторым входом формирователя 84 выход которого соединен с третьей цепью 107 шины 36(35).

С второго по четвертый выходы узла

80 соединены соответственно шиной

108, цепью 109 и шиной 110(111) с четвертым входом узла 79, четвертой цепью шины 34(35) и пятой цепьюшины 36(37) ° Четвертая 102(101), пятая 111(110) и третья 29(28) цепи шины 37{36) соединены соответственно с вторым входом узла 83, четвертым входом узла 80 и пятой цепью шины 34(35) . Выход дешифратора

81 соединен с информационным входом регистра 82. Выход узла 83 цепью 112 соединен с четвертым входом узла 78.

Вторая цепь 94(93) шины 37(36) соединена с пятым входом узла 80.

Узел 77 выдачи сигнала "Работа абонента" (фиг. 4) содержит триггеры

113-117, фдрмирователи 118-121 одиночных импульсов, элементы И 122125., первый 126 и второй 127 элементы НЕ и элемент ИЛИ 128, выход которого соединен с первым входом эле-" мента И 122 и первой цепью 129 шины

86, подключенной к первому выходу узла. Причем первый вход узла цепью

91 подключен к первому входу элемента И 123, выход которого через

1203531

20 формирователь 118 соединен с.единичным входом триггера 113. Первая цепь

130 шины 26(27), подключенной к второму входу узла, соединена с первым входом элемента И 124, вторым входом элемента 123 и через элемент НЕ 126 с первым входом элемента И 125, выход которого через формирователь 119 соединен с единичным входом триггера 114 и цепью

71(73) с четвертым выходом узла.

Вторая цепь 131 шины 26(27) соединена с вторым входом элемента И 125 и через элемент НЕ 127 с третьим

15 входом элемента И 123 и вторым входом элемента И 122-; выход которого через формирователь 121 соединен с единичными входами триггеров 116 и

117. Третий и четвертый входы узла соединены соответственно цепями

30(31) и 97 с третьим входом элемента И 125 и нулевым входом триггера

116, выход которого цепью 96 соединен с второй цепью шины 86 и третьим 25 выходом узла. Пятый вход узла цепью

103 соединен с нулевыми входами триггеров 113, 114, 115 и 117, с третьей цепью шины 86 и первой цепью шины 95, подключенной к второму выходу узла. Выход триггера 113 соединен с второй цепью 132 шины 95 и первым входом элемента ИЛИ 128, второй вход которого соединен с выходом тригера 115. Выход триггера

114 соединен с вторым входом элемента И 124, выход которого через формирователь 120 соединен с единичным входом триггера 115 ° Выход триггера

117 соединен с третьей цепью 133 4О шины 95.

Узел 78 приема команд (фиг, 5) содержит. триггеры 134-137, формирователи 138-141 одиночных импульсов, элементы И 142-148, элементы НЕ 149- 45

152, первый 153 и второй 154 элементы задержки, первый 155 и второй

156 элементы ИЛИ, выходы которых соединены через соответствующие формирователи 138 и 139 соответствен-5О но с единичным входом триггера 134 и входом элемента 153 задержки. Выход элемента 153 задержки соединен с единичным входом триггера 135 и цепью 97 с первым выходом узла. 55

Третья цепь 74(72) шины 50(51) „подключенной к третьему входу узла, соединена с первыми входами элементов И 142 14 НЕ

149 с входом элемента И 144. Третья цепь 157 шины 26(27), подключенной к первому входу узла, соединена с первым входом элемента И 145, выход которого соединен с первыми входами элементов И 146 и 147. Первая цепь

103 шины 95, подключенной к второму входу узла, соединена с нулевыми входами триггеров 134-137. Вторая цепь 132 шины 95 соединена с вторым входом элемента И 146 и через элемент НЕ 150 с вторым входом элемента И 147, выход которого через формирователь 140 соединен с .единичным входом триггера 136, вторым входом элемента И 144 и далее через элемент

154 задержки цепью 100 с четвертым выходом узла. Третья цепь 133 шины

:5 соединена с вторым входом элемента И 145. Выход триггера 136 соединен с первыми входами элементов 148 и 156, вторыми входами элементов И 142 и 143 и цепью 99 с третьим выходом узла. Первая цепь

69(70) шины 50(51) соединена с третьими входами элементов И 142 и 143 и через элемент НЕ 151 с вторым входом элемента И 148. Нулевой выход триггера 135 соединен с четвертыми входами элементов И 142 и 143 и третьими входами элементов И 146148. Единичный выход триггера 135 соединен с первой цепью 158 шины 98, подключенной к второму выходу узла.

Вторая 159 и третья 160 цепи шины

98 соединены соответственно с выходами триггеров 134 и 137. Четвертый вход узла цепью 112 соединен с пятым входом элемента И 143 и через элемент НЕ 152 с пятым, входом элемента И 142, выход которого соединен с первым входом элемента

ИЛИ 155. Выход элемента И 143 через формирователь 141 соединен с первым единичным входом триггера 137, второй единичный вход которого соединен с выходом элемента И 144. Выходы элементов И 146 и 148 соединены соответствейно. с вторыми входами элементов

ИЛИ 156 и 155.

Узел 79 выдачи байта состояния (фиг. 6) содержит триггеры 161 †1, формирователи 167-171 одиночных импульсов, элементы И 172-178, элементы НЕ 179-183 и элементы ИЛИ 184187. Причем первая цепь 130 шины

1203531

26(27), подключенной к первому входу узла, соединена через элемент

НЕ 179 с первым входом элемента

И 172, выход которого соединен с S первой цепью 188 шины 87, подключенной к первому выходу узла. Третья цепь 157 шины 26(27) соединена через элемент НЕ 180 с первым входом элемента И 173, выход которого через формирователь 167 соединен с единичным входом триггера 161. Четвертая цепь 189 шины 26(27) соединена с первым входом элемента И 174 и через элемент НЕ 181 с вторым входом элемента И 173 и первыми входами элементов И 175-177, вторые входы которых соединены с единичным выходом триггера 162. Вторая цепь 72(74) шины 50(51) соединена с первым входом элемента И 178, выход которого цепью 90(89) соединен с шестым вы— ходом узла. Вторая и третья цепи шины 98, подключенной к третьему входу узла, соединены соответственно с первой и второй цепью шины

106, подключенной к седьмому выходу узла, второй и пятый выходы которого соответственно цепями 103 и 75(76) соединены ic выходом элемента ИЛИ 30

184. Первая цепь 158 шины 98 соеди— иена с первым входом элемента ИЛИ

185, второй вход которого через первую цепь 190 шины 108 подключен к четвертому входу узла. Вторая Д5 цепь 159 шины 98 соединена с третьим входом элемента И 176 и через элемент HE 182 с третьим входом элемента И 177. Третья цепь 160 шины 98 соединена с третьим входом элемента 40

И 175 и через элемент НЕ 183 с четвертыми входами элементов И 176 и 177. Вторая цепь 191 шины 108 соединена с единичным входом триггера 164 и первым входом элемента 45

ИЛИ 186, выход которого соединен с единичным входом триггера 165. Выход триггера 161 цепью 105 соединен с четвертым выходом узла, второй цепью шины 87 и вторым входом элемента

И 174, выход которого через формирователь 168 соединен с нулевым входом триггера 161 и единичным входом триггера 162. Нулевой выход триггера 162 соединен с третьим входом элемента

И 173, четвертый и пятый входы которого соединены соответственно с выходом элемента ИЛИ 185 и нулевым выходом тригера 166. Выход элемента

И 175 через формирователь 169 соединен с единичным входом триггера

166, вторым входом элемента И 178 и первым входом элемента ИЛИ 187, выход которого соединен с нулевым входом триггера 162. Выход элемента

И 176 через формирователь 170 соединен с первым входом элемента

ИЛИ 184, вторыми входами элементов

ИЛИ 186 и 187 и единичным входом триггера 163, выход которого соединен с вторым входом элемента И 172.

Выход элемента И 177 через формирователь 171 соединен с третьим входом элемента ИЛИ 187, вторым входом элемента ИЛИ 184, нулевыми входами триггеров 163-166 и первой цепью 192 шины 104, подключенной к третьему выходу узла. Выходы триггеров 164 и 165 соединены соответственно с третьей 193 и четвертой

194 цепями шины 106. Единичный выход триггера 166 соединен с второй цепью 195(196) шины 104.

Узел 80 управления обменом (фиг. 7) содержит триггеры 197-202, формирователи 203-208 одиночных импульсов, элементы И, 209-219, элементы ИЛИ 220-223, первый 224 и второй 225 элементы НЕ. Причем четвертая цепь t89 шины 26(27), подключенной к первому входу узла, соединена с первыми входами элементов И 209 и 210 и через элемент HE 224 с первыми входами элементов И 211 и 212. Третья цепь 157 шины 26(27) соединена с первыми входами элементов И 213 и

214, выходы которых соединены соответственно с первым и вторым входом элемента ИЛИ 220. Первая цепь 226 шины 101 (102), подключенной к второму входу узла, соединена с первым входом элемента И 215, выход которого соединен с первым входом элемента И1Ж 221. Вторая цепь 227 шины 101(102) соединена с первым входом элемента И 219. Выход элемента

И 219 соединен с первым входом элемента ИЛИ 222, выход которого через формирователь 203 соединен с первыми нулевыми входами триггеров 197 и 198, второй цепью 191 шины 108, подключенной к второму выходу узла, и единичным входом триггера 199, выход которого соединен с первой цепью 190 шины 108. Третья цепь 228 шины 101 (102) соединена с первым входом элемента И 216, выход которого через форь|ирватель 204 соединен с единичным входом триггера 197. Вторая цепь 195 (196) шины 104, подключенной к третьему входу узла, соединена с первой цепью шины 110(-11i) подключенной к четвертому выходу узла, и первым входом элемента И 217, выход которого 10 соединен с вторыми входами элементов

И 215 и 216. Первая цепь 192 шины 104 соединена с первыми нулевыми входами триггеров 200 и 201 и нулевыми входами триггеров 199 и 202. Первая 15

196(195), вторая 229 (230) и третья

231(232) цепи шины 111(110), подключенной к четвертому входу узла, соединены соответственно с вторым входом элемента И 217 и третьими

20 входами элементов И 215 и 216. Четвертая цепь 233(234) шины 1i1(110) соединена с первым входом элемента

И 218, выход которого через формирователь 205 соединен с единичным входом триггера 200 и вторым нулевым входом триггера 198. Пятая цепь

235(236) шины 11i(110) соединена с вторым входом элемента ИЛИ 222 и через элемент НЕ 225 с вторыми входами элементов И 211 и 212. Пятый вход узла цепью 94(93) соединен с вторым входом элемента И 219. Выход триггера 197 цепью. 109 соединен с третьим выходом узла, вторыми входами элементов И 209 и 213 и первым входом элемента ИЛИ 223, выход которого соединен шиной 88 с первым выходом узла. Выход триггера i98 соединен со вторыми входами элемен- 4О тов И 210, 214 и элемента ИЛИ 223.

-Выход триггера 200 соединен с третьим входом элемента И 211, выход которого соединен с вторым входом элемента ИЛИ 221. Выход триггера 201 45 соединен с четвертой цепью 234(233) шины 110(111) и третьим входом элемента И 212, выход которого через формирователь 206 соединен с вторым нулевым входом триггера 201. Нулевой выход триггера 202 соединен с второй цепью 230(229) шины 110(111). Выход элемента И 209 через формирователь

207 соединен с вторым нулевым входам триггера 197 и единич;;ыми входами 5 триггеров 201 и 202. Выход элемента

И 210 соединен с вторым входом элемента И 218 и третьей цепью 232(231) пины 1i0(i i1;.. Выход элемента ИЛИ

220 соединен с третьим входом элемента ЛИ 222 и пятой цепью 236(235) шины 1.10(111}. Выход элемента ИЛИ

221 через формирователь 208 соединен с. единичнь1м входo:" триггера 198 и вторым нулевым входом триггера 200.

Формирователь 84 байта состояния (фиг. 8) содержит элементы И 237-240 и элемент НЕ 241. Причем первый вход узла цепью 92 соединен с первым входом элемента И 237, выход которого соединен с первой цепью 242 шины 107, подключенной к выходу узла. Первая

159, третья ",93 и четвертая 194 цепи пины 106, подключенной к второму входу формирователя, соединены сооТ ветственно с первыми входами элементов И 238 †2, выходы которых саед..: — ; нены соответственно с цепями 243-245 составной цепи 107. Вторая цепь 160 шины 106 через элемент НЕ 241 соединена с вторыми входами элементов

И 237-240.

Формирователь 85 сигнала "Требование абонента" (фиг. 9) содержит триггер 246, элемент И 247, элемент

%П| 248 и элемент НЕ 249. Причем первая цепь 129 шины 86, подключенной к первому входу формирователя, соединена с первой цепью шины 32 (33), подключенной к третьему выходу формирователя, и через элемент

HE 249 с первым входом элемента

:-i 247, выход каторога цепью 91 соединен с первым выходом формирователя и второй цепью шины 32(33). Вторая цепь 96 шины 86 соединена с третьей цепью шины 32(33). Третья цепь 103 шины 86 соединена с первым нулевым входам триггера 246, единичный выход которого цепью 92 соединен с вторым выходом формирователя и первым входом элемента ИЛИ 248. Первая цепь 188 шины 87, подключенной к второму вхоцу формирователя, сое— динена с вторым входом элемента

ИЛИ 248, выход которого соединен с вторым входом элемента И 247. Вторая цепь 105 шины 87 соединена с четвертой цепью шины 32(33). Третий вход формирователя цепью 88 соеди нен с гятой цепью шины 32(33) и вторым нулевым входом триггера 246.

Четвертый вход формирователя цепью

89(90) соединен с единичным входом триггера 246, нулевой выход каторого цепью93(94) соединен с,етвертьм выходом фармирователя, Формирователь одиночных импульсов .(фиг. 10) содержит, например, элемент И 250, элемент НЕ 251 и элемент 252 задержки. Причем вход формирователя соединен с входом элемента 252 задержки, первый и второй выходы которого соединены соответственно с первым и через элемент HE

251 с вторым входами элемента И 250.

Выход элемента И 250 соединен с выходом формирователя, Устройство работает следующим образом.

Входы 18 и 20 и выходы 22 и 24 устройства подключаются к первой

ЭВМ, входы 19 и 21 и выходы 23 и 25— к второй ЭВМ. Исходя из формируемых узлами 9 и 10 кодов, предлагаемое устройство позволяет обращаться к нему первой ЭВМ по одному из группы адресов, начиная с адреса 10010000 ,и кончая адресом 1001111, и второй

ЭВМ вЂ” соответственно с адреса

10100000 по адрес 10101111. Далее с целью сокращения записей двоичных записей двоичные коды записываются шестнадцатиричными кодами.

Работа предлагаемого устройства„ как и известного, возможна только в системе: одна ЭВМ вЂ” устройство вторая ЭВМ. Предлагаемое и известное,устройства требуют от двух ЭВМ согласованных действий. Любая передаваемая через адаптер информация имеет определенчое направление передачи и конкретное свое назначение.

Направление передачи информации определяется типом команды, а назначение информации — значением битов модификации команды, Для решения данных задач каждая из ЭВМ имеет специальные программы. В системе с известным адаптером эти программы решают указанные задачи после получения кода команды в ответ на команду "Уточнить байт команды". В системе с предлагаемым устройством в основе данных программ имеются таблицы соответствия адресов с командами обращения к устройству. Так, например, программа в первой 3BN имеет следующую таблицу соответствия: адресу 90„ соответствует команда чЗаписать11 с кодом О« в битах модификации; адресу 91« команда "Записать" с кодом 1,, адре

1203531 12 у 92 — команда .. Записать" с кодом 2, адресу 931 — команда

"Записать" с кодом 3 > * адресу 94«команда Считать| с кодом О«, адреЬУ 95 — команда "Считать" с кодом 1«, адресу 96„ — команда

"Считать" с кодом 2 1 адресу 97« команда чСчитать с кодом 3„ адресу 98, — команда "Управление" с кодом О« для второй ЭВМ; адресу

99 вЂ,команда "Управление" с кодом

1„: для второй ЭВМ; адресу 9А« команда "Управление" с кодом 2 ь для второй ЭВМ; адресу 9 — команда "Управление" с кодом 3 для второй ЭВМ; адресу 9С ь — команда чуправление с кодом 01ь от второй

ЭВМ; адресу 9Д вЂ команда "УправI II ление с кодом 1 от второй ЭВМ; адресу 9Е1< вЂ,команда "Управление"

I0

I5

Допу стим, что в процессе работы первой ЭВМ появляется необ. одимость передачи массива информации во вторую

ЭВМ. Назначение данной информации соответствует коду 31 в битах модификации команды. Организующая обмен.с кодом 2 6 от второй ЭВМ; адресу

9à — команда ."Управление" с кодом

3 от второй ЭВМ;

Программа во второй ЭВМ в этом

25 случае имеет следующую таблицу соответствия: адресу А016 соответствует команда "Считать" с кодом 0 6 в битах модификации; адресу А11 . — команда Считать с кодом 1„t ; адресу

А2, ь — команда "Считать" с кодом 2 -, адресу А3„ — команда Считать с кодом 3,, ; адресу А4 — команда

"Записать" с кодом 016 ", адресу ASg команда "Записать" с кодом 1 ь, адресу Аб — команда "Записать" с кодом 2, адресу А7„ — команда

"Записать" с кодом 3 » адресу А8 — команда Управление" с кодом 0„. .от первой ЭВМ; адресу А9 — команда

"Управление" с кодом 1 от первой

ЭВМ; адресу АА — команда "Управление" с кодом 2„> от первой ЭВМ; адресу АВ < — команда "Управление с кодом 3 > от первой ЭВМ; адресу нда управление кодом 01 для первой ЭВМ; адресу

АД ь — команда "Управление" с кодом

11, для первой ЭВМ; адресу АЕ1 . команда "Управление" с кодом 2 6. для первой ЭВМ;, адресу АГ „ — команда "Управление" с кодом 3 для первой ЭВМ..!

13

120353 i

SS через устройство программа первой

ЭВМ определяет, что необходимо выдавать в устройство команду Записать" с кодом 3 6 в битах модификации команды, и на основании описанной таблицы выдает ее по адресу

93 .

Данный адрес устройство получает по входу 20 (фиг. 1), а по входу

18 через узел 1 и далее по цепи 26 в блок 1.5 поступает сигнал идентификации "Адрес от канала". Старшие разряды полученного адреса через узел 3 и далее по цепи 42 передаются в узел 11, где производится сравнение данных разрядов адреса с собственным адресом устройства, который задает узел 9. Одновременно младшие разряды полученного адреса с выхода узла 3 поступают по цепи 44 в блок 17 на информационный вход регистра 53 (фиг. 2) .

Так как старшие разряды полученного адреса (код 91 ) соответствует адресу устройства (коду 9„ ), то узел 11 (фиг. 1) формирует в цепи

30 сигнал опознания адреса. На основании данного сигнала и сигнала

"Адрес от канала, поступившего по цепи 131 (фиг. 4), с шины 26, элемент И 125 узла 77 (фиг. 3) блока 15 (фиг. 1) вь|рабатывает единичный уровень, по переднему фронту которого формирователь 119 (фиг. 4) вырабатывает одиночный импульс следующим образом. При подаче на вход формирователя единичного уровня аналогичные уровни появляются сначала на первом, а затем на втором выходах элемента

252 задержки (фиг. 10). Так как появление этих уровней разнесено во времени, то на входах элемента И 250 некоторое время присутствуют единичные уровни, а значит и íà его выходе и выходе формирователя устанавливается единичный уровень. К концу полного времени задержки переднего фронта единичный уровень с второго входа элемента 252 задержки после инвертирования элементом НЕ 251 нулевым уровнем поступает на второй вход элемента И 250, который после этого прекращает выдавать единичный уровень на выход формирователя. Так, по переднему фронту единичного уровня, поступающего на вход, формирователь выдает одиночный импульс.

Аналогичным образом работают и все

45 остальные формирователи одиночных импульсов.

Сформированный формирователем

119 (фиг. 4) импульс устанавливает в единичное состояние триггер 114 и по цепи 71 с шины 46 (фиг. 3) поступает s блок 17 (фиг. 1). Зде он заносит младшие разряды адреса (код 3 ) в регистр 53 (фиг. 2) и устанавливает в единичное сосTQHHi триггер 60, так как íà его информ ционный вход поступает единичный уровень с нулевого выхода триггера 61, находящегося в исходном, нулевом состоячии. После этого еди. ничный уровень с единичного выхода триггера 60 разрешает прохождение через коммутатор 68 содержимого регистра 53 на информационный вход регистра 52, а также поступает через элемент ИЛИ 67, затем через элемент 56 задержки на второй вход элемента И 63, на первом и третьем входах которого в это время присутствуют единичные уровни. На втором входе единичный уровень поступает после инвертирования нулевого уровня с выхода элемента И 62, заблокированного нулевым уровнем с единичного выхода триггера 61. На третьем входе элемента И 63 единичный уровень присутствует определенное время, равное времени задержки переднего фронта единичного уровня в элементе

57 задержки. В результате этого элемент И 63 формирует сигнал, который заносит в регистр 52 код З ь, поступивший на его информационный вход.

Элемент 56 задержки обеспечивает поступление сигнала с выхода элемента И 63 к моменту поступления указанного кода на информационный вход регистра 52. После этого на входы узла 58 поступают одинаковые кодь. 3, и он определяет их равенство и по цепи 50 выдает единичный уровень.

Следующим этапом начальной выборки является поступление по входу

18 (фиг. 1) через узел 1 по шине 26 и далее в узел 77 (фиг. 3) блока 15 (фиг. 1) по цепи 130 (фиг. 4) на первый вход элемента И 124 сигнала

"Выборка от канала . На второй вход данного элемента поступает единичный уровень с выхода триггера 114.

В результате этого элемент И 124 . выдает единичный уровень, на б (фиг. 1) ° Данный код команды сопро-. вождает сигнал "Управление от канала который по входу 18 через .узел 1 и далее по шине 26 поступает в блок 15.

Сигнал Управление от какала" по по цепи 157 (фиг. 5) шины 26 принимает в узле 78 (фиг. 3) элемент

И 145 (фиг. 5), который к этому времени подключен к работе единичным уровнем по цепи 133 шины 95 с выхода триггера 117 (фиг. 4) узла 77 (фиг. 3). В результате этого единичный уровень с выхода элемента

И 145 (фиг. 5) поступает ча первый вход элемента И 147. На второй вход данного элемента постука.ет единичный уровень после инвертирования элементом HE 150 нулевого уровня, получаемого узлом 78 по цепи ",32 составной цепи 95 с выхоца находящегося в исходном (нулевом) состоянии триггера 113 (фиг. 4) узла 77.

На. третий вход элемент". И 1-47 (фиг. 5) поступает единичный уровень с нулевого выхода находящегося в исходном (нулевом) состоянии триггера 135. На основании данных уровней элемент И 147 выдает единичный уровень, по которому формирователь 140 формирует одиночный импульс. Данный .

30 импульс устанавливает в единичное состояние триггер !36 и после прохождения элемента И 144 триггер 137.

Прохождение данного сигнала через элемент И 144 обеспечивает единичный уровень, который поступает на первый вход элемента И 144 после инвертирозания элементом НЕ 149 нулевого уровня, получаемого по цепи 74 шины 50 с выхода находящегося в исходном нулевом состоянии триггера 61 (фиг. 2) узла 17 (фиг, 2).

Единичный уровень с выхода триггера 136 (фиг. 5) поступает по цепи

99 на второй вход дешифратора 81 (фиг. 3) и подключает его к работе.

Результат дешифрации полученной команды поступает на информационный вход регистра 82. Одиночный импульс с выхода формирователя 140 (фиг. 5)

) о через элемент 154 задержки и далее по цепи 100 поступает на синхровход регистра 82 (фиг. 3) и заносит в регистр результат дешифрации команды. Продешифрированная команда с

55 выхода регистра 82 поступает ка первый вход узла 83, на второй вход узла 80 по цепи 101 составной цепи

36 (фиг. 1), на второй вход узла 83

Далее узел 77 (фиг. 3) блока 15 следит за сбросом сигнала "Адрес от канала" с помощью элементов 122 и 1?7 (фнг. 4). После сброса сигнала

"Адрес от канала" элемент НЕ 127 вырабатывает единичный уровень, который поступает на второй вход элемента И 122. На первый вход данного элемента уже поступил единичный уровень с выхода элемента ИЛИ 128. Элемент И 122 формирует единичный уровень, по которому формирователь 121 выдает одиночный импульс. Этот им— пульс устанавливает в единичное состояние триггеры 116 и 117. Единичный уровень с выхода триггера 116 по цепи 96 из шины 34 (фиг. 3) поступает в коммутатор 13 (фиг. 1} . На основании данного уровня коммутатор,3 выдает на выход код 9 6,