Цифровой синтезатор частот

Цифровой синтезатор частот

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1263708 д (5У 4 Н 03 И 5/00 (21) 3772547/24-24 (22) 16,07.84 (46) 07.01.86. Бюл. Р 1 (72) В.И.Гомозов, Н.П.Кандырин и Ю.М.Романов (53) 621.373.42 (088.8) (56) Галин А.С. Диапазонно-кварцевая стабилизация СВЧ. М.: Связь, 1976, с.77.

Авторское свидетельство СССР

Ф 8 13679, кл. Н 03 В 19/00, 14.06.79. (54) (57) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ, содержащий генератор импульсов, первый и второй регистры, блок вычитания кодов, первый компаратор кодов, цифроаналоговый преобразователь, фильтр нижних частот и накапливающий сумматор, первый вход которого соединен с выходом первого регистра, второй вход — с выходом генератора импульсов, третий вход — с первым выходом блока вычитания кодов, а выход — с первым входом первого компаратора кодов, второй вход которого объединен с первым входом блока вычитания кодов и соединен с выходом второго регистра, выход цифроаналогового преобразователя соединен с входом фильтра нижних частот, выход которого является выходом синтезатора, отличающийся тем, что, с целью повьппения быстродействия, в него введены комбинационный сумматор, третий регистр и второй компаратор кодов, первый вход которого соединен с выходом второго регистра, второй вход объединен с вторым входом блока вычитания кодов и соединен с выхоцом комбинационного сумматора, а выход соединен с четвертым входом накапливающего сумматора и третьим входом блока вычитания кодов, второй выход которого соединен с первым входом третьего регистра, второй вход которого объединен с первым входом комбинационного сумматора и соединен с выходом накапливающего сумматора, третий вход соединен с выходом первого компаратора кодов, а выход — с входом цифроаналогового преобразователя, выход первого регистра соединен с вторым входом комбинационного сумматора, третий вход которого объединен с четвертым входом блока вычитания кодов, четвертым входом третьего регистра и соединен с выходом генератора импульсов.

1 1203

Изобретение относится к автоматике и может быть использовано в радиопередающих и радиоприемных устройствах.

Целью изобретения является по5 вышение быстродействия путем разделения вычислительных операций по различным тактам работы устройства.

На чертеже представлена структурная схема цифрового синтезатора частот, Синтезатор содержит первый ре— гистр 1, генератор 2 импульсов, накапливающий сумматор 3, комбинационный сумматор 4, блок 5 вычитания кодов, второй регистр 6, первый компаратор 7 кодов, второй компаратор 8 кодов, цифроаналоговый преобразователь 9, третий регистр 10, фильтр 11 нижних частот, выход которого является выходом 12 синтезатора.

Первый вход сумматора 3 соединен с выходом регистра 1, второй вход— с выходом генератора 2, третий вход— с первым входом блока 5, а выход— с первым входом компаратора 7, второй вход компаратора 7 объединен с первым входом блока 5 и соединен с выходом регистра 6, выход цифроаналогового преобразователя 9 соединен с входом фильтра 11, выход которого соединен с выходом 12 цифрового синтезатора частот, первый вход компаратора 8 соединен с выходом регистра

6, второй вход объединен с вторым входом блока 5 и соединен с выходом сумматора 4, а выход соединен с четвертым входом сумматора 3 и третьим входом блока 5, второй выход которого соединен с первым входом регистра 10, второй вход которого объединен с первым входом сумматора 4 и соединен с выходом сумматора 3, а третий вход соединен с выходом компаратора 7, выход регистра 10 соединен с входом цифроаналогового преобразователя 9, выход регистра 1 соединен с вторым входом сумматора 4, третий вход которого объединен с четвертым входом блока 5, четвертым входом регистра 10 и соединен с выходом генератора 2.

Цифровой синтезатор частот рабоO тает следующим образом.

В исходном состоянии в регистры

1 и 6 соответственно записаны коды чисел и и N. При этом регистр 1 подключен к сумматору 4 со сдвигом

708 на один разряд в сторону старших разрядов, что эквивалентно подаче на его вход кода 2п. Аналогичным образом регистр 6 подключен к блоку

5 и компаратору 8 со сдвигом на один разряд в сторону старших разрядов, что эквивалентно подаче кода 2N.

Путем суммирования кода и регистра 1 в сумматоре 3 формируется последовательность кодов Кнс (р) = п*р (где

I р = 1, 2, 3... — номер такта работы устройства) . В сумматоре 4 осуществляется суммирование кодов Кн (р) сумматора 3 с удвоенным кодом 2п регистра 1. Таким образом на выходе с -мматора 4 формируется последовательность кодов Кн (р) =.К (р-1) +

+ 2п = п(р+1), т.е. значения выходных кодов сумматора 4 опережают на один такт значения выходных кодов сумматора 3 Кн (р) = Кн (р+1) . При этом изменение информации на выходе сумматоров 3 и 4 осуществляется в момент переднего фронта синхрониэирующего импульса. В,компараторе 8 происходит сравнение выходных кодов сумматора 4 с удвоенным кодом 2N регистра 6. На выходе компаратора 8 формируется сигнал записи, когда содержимое сумматора 4 равно либо превышает значение 2N т.е. К„ (р)Ъ

:. ?N. Выходной сигнал компаратора 8 управляет работой блока 5 таким образом, что при наличии сигнала записи, т,е, К„,(р) > 2N, в блок 5 иэ кода Кн (р) вычитается код 2N, а

I при отсутствии сигнала записи из кода 2N вычитается код K„(p). Таким образом, в блоке 5 всегда определяется код разности К> э(р)

/KHc (р-1)-2И/ между большим и меньшим входными кодами. Код разности появляется на выходе блока 5 в момент переднего фронта синхронизирующего импульса. Выходной сигнал компаратора 8 управляет также режимом работы сумматора 3. При наличии сигнала записи, т.е. К „ (р) > 2N, код разности указанных кодов записывается в момент переднего фронта синхронизирующего импульса в сумматор 3.

Таким образом, в накапливающем сумматоре 3 происходит линейное суммирование кодов по модулю 2N, а окончательное выражение для последовательности выходных кодов накап1203708 4

К,(р) сумматора 3 записываются в . регистр 1О, если они не превышают значения N. Если коды Кц (р) более . кода N то в регистр 10 записываются выходные коды Кз (р) блока 5.

Таким образом, в регистре 10 формируется треугольная функция вз последовательности кодов ливающегб сумматора 3 можно записать в виде п.э

K (р) = n p — 2Neht-- q

Йс 2N ь.е

К„,(е)=ир-2йе А,ест К (р)<М

Кр(v+1) =

Составитель Б.Ходов

Редактор О.Юрковецкая Техред Ж.Кастелевич Корректор С.Шекмар

Заказ 8430/61 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4 где ent — оператор целой части числа

В процессе работы устройства на входы регистра 10 поступают коды

Кн< (р) = п- р с выхода сумматора 3 и коды K в(р) = /Кнс(р-1)- 2 /=2N-tp с выхода блока 5, которые являются дополнительными кодами для кодов

КАе (р) по модулю 2N(K>q(p) = 2N—

Кн (р)) . В регистре 10 происходит формирование треугольной функции с заданным периодом. Входные мультиплексоры регистра 10 управляются выходным сигналом компаратора 7, который производит сравнение выходных кодов Кн (р) сумматора 3 с кодом N регистра 6. Выходные коды

Кчв(е)-2N-(иР- йем1 у ), K«(p)

Цифроаналоговый преобразователь

9 преобразовывает выходной код регистра 10 в соответствующую величину тока или напряжения, а фильтр 11 выделяет первую гармонику частоты выходного сигнала.