Устройство для детектировния фазомодулированных сигналов

Устройство для детектировния фазомодулированных сигналов

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) Н 04 L 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

r1O ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3781224/24-09 (22) 16.08.84 (46) 07.01.86. Бюл. Р 1 (71) Одесский электротехнический институт им.А.С.Попова (») В.А.Балашов, В.А.Буряк, С.M Квирквия, П.Я.Нудельман и В.В.Нестеров (53) 621.396.62(088.8) (56) Авторское свидетельство СССР

Р 733117, кл. Н 04 L 27/22, 1977. (54)(57) УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ФАЗОМОДУЛИРОВАННЫХ СИГНАЛОВ, содержащее распределитель импульсов, выход которого подключен к управляющим входам оперативного запоминающего блока, постоянных запоминающих блоков, выходы которых соединены с опорными входами блоков вычисления разности фаз, и многоканального коррелятора, выходы которого соединены с сигнальными входами блоков вычисления разности фаз, выходы которых подключены к входам декодера, определителей знаков, выходы которых соединены с сигнальными входами первого перемножителя знаков, и д текторов. выходы которых подключены к входам первого блока сравнения, выход которого соединен с управляющим входом первого перемножителя знаков, при этом сигнальные входы многока-. нального коррелятора и распределителя импульсов являются соответственно информационным и тактовым входами устройства, о т л и ч а ющ е е с я тем,что, с целью повьппения помехоустойчивости при скачках фазы, в него введены два сумматора, умножитель, сумматор по модулю два, инвертор, преобразователь сигналов, коммутатор, второй перемножитель знаков и последовательно соединенные накапливающий сумматор, регистр, выход которого подключен к входу умножителя, второй блок сравнения, второй вход которого является пороговым входом устройства, элемент И и триггер, выход которого подключен к управляющему входу коммутатора, сигнальные входы и выходы которого соединены соответственно с выходом преобразователя сигналов, к входу которого подключен выход умножителя, с выходом первого перемножителя знаков и с первым входом первого сумматора, к второму входу которого подключен выход оперативного запоминающего блока, сигнальный вход кото" рого соединен с сигнальными входами постоянных запоминающих блоков и с выходом первого сумматора, причем выходы детекторов подключены соответственно к первому входу второго сумматора и к входу инвертора, выход которого соединен с вторым входом второго сумматора, выход которого подключен к первому входу сумматора по модулю два, второй вход и выход которого соединены соответственно с выходом второго перемножи,теля знаков, к входам которого под- ключены выходы определителей знаков, и с первым входом накапливающего сумматора, второй вход которого соединен с вторым входом элемента И и с первым дополнительным выходом ра.спределителя импульсов, второй и третий дополнительные выходы ко дорого подключены соответственно к установочным входам регистра и триггера.

1203716

Изобретение относится к технике передачи данных и может использоваться для построения когерентных приемников высокоскоростных многоканальных систем связи.

Цель изобретения — повышение помехоустойчивости при скачках фазы..

На фиг. 1 представлена структурная схема предложенного устройства; на фиг. 2 — эпюры напряжений, поясняющие его работу.

Устройство для детектирования фазомодулированных сигналов содержит многоканальный коррелятор 19 блоки 2 вычисления разности фаэ, постоянные запоминающие блоки 3, декодер 4, определители 5 знаков, детекторы 6, первый перемножитель 7 знаков, первый блок 8 сравнения, первый сумматор 9, оперативный запоминающий блок 10, инвертор 11, второй сумматор 12, сумматор 13 по модулю два, накапливающий сумматор 14, регистр 15, второй перемножитель знаКоВ 16, умножитель 17, преобразователь 18 сигналов, коммутатор 19, второй блок 20 сравнения, элемент

И 21, триггер 22, распределитель 23 импульсов.

Устройство работает следующим образом.

Входной групповой сигнал (фиг. 2а) поступает на вход многоканального коррелятора 1. Здесь происходит разделение канальных сигналов и определяются напряжения Х„ и У, представляющие собой проекции каналь" ных сигналов на опорные колебания. .Напряжения Х „ и У последовательно

;для каждого канала по командам распределителя ?3 импульсов поступают на соответствующие входы блоков 2 вычисления разности фаэ, на другие входы которых поступают напряжения

cos q u sing. В блоках 2 производится пересчет проекции по соответствующему алгоритму. С выходов блоков

2 напряжения Б„„ и Б поступают в декодер 4, гце преобразуются в последовательность данных, а также на входы определителей знаков 5 и детекторов б, с помощью которых определяются отключения: значений угла ср

Для определения знака необходимо логически перемножить знаки 5„„, 6 >„ и знак разности сигналов /б„„/ — l5 /. Абсолютные величины сигналов (Бх ) и (5>„) определяются в де-15

50, текторах б, знаки напряжения сигналов g „„, 8 „— в определителях 5 знаков, знак разности сигналов (5„„) и (5gÄ) — в первом блоке 8 сравнения

Первый перемножитель 7 знаков перемножает знаки напряжений сигналов

9»„, 6 и знак разности сигналов (5„„) — (5>„). Полученный сигнал поступает йа первый вход коммутатора

19. С.выхода коммутатора 19 на вход первого сумматора 9 поступает сигнал

"+1" либо "-1" в зависимости от знака сигнала на выходе первого перемножителя 7 знаков. При этом адрес в постоянно запоминающих блоках 3, в которых хранятся значения cos(p и

sing, соответственно увеличивается или уменьшается на 1 и записывается вновь в оперативно запоминающий блок l0. Таким образом, подстройка угла производится для каждого канала системы связи на каждой посылке (фиг. 2б} . Величины (x< ) и (by ) с выходов детекторов б поступают на входы второго сумматора 12, причем знак (5„„) изменяется на противоположный в инверторе 11. Величина

sinai„, вычисленная во втором сумматоре 12 по соответствующему алгоритму поступает на вход сумматора 13 по модулю два, на второй вход которого поступает сигнал с выхода второго перемножителя знаков 16, на входы которого поступают знаки Б„„ и ч„ иэ определителей знаков 5. Если прини1 маемый вектор находится во П либо в 17 квадратах, то сигнал определяющий знак sin b

14, в котором определяется сумма значений sinai„, k = 1,2, Это позволяет значительно уменьшить влияния случайных флуктуаций фазы в каждом канале системы связи. В конце тактового интервала накоплен-" ный в накапливающем сумматоре 14 сигнал записывается в регистр 15 по сигналу S (фиг. 2г), поступающему из распределителя 23 импульсов, после чего накапливающий сумматор 14 сбра- сывается в "0" сигналом 5, из распрецелителя 23 (фиг. 2в) . С выхода регистра 15 сигнал поступает на вход умножителя 17, где умножается на коэффициент . Полученный сигнал

sin 5q поступает на вход преобразова3 1 теля 18 сигналов, в котором вычисляется число, на которое необходимо изменить адрес в постоянно запоминающих блоках 3; чтобы значения

Los „ и sin(f„изменились на величину, соответствующую изменению угла Ч на 6q

Для обнаружения скачков фазы в канале предназначен второй блок 20 сравнения, на второй вход которого поступает некоторый порог. Если произошел скачок, фазы во всех каналах системы связи одновременно, то сумма

sin аЧквозрастает, так как величины

sin d(p„„pcs каждого канала окажутся с одинаковыми знаками. Коли величина

sin bq, поступающая с выхода регистра

ФЪ превышает значение порога, вели203716 чина которого соответствует углу ь< = 3 — 5 для уменьшения влияния небольших случайных флуктуаций фазы, то на выходе второго блока 20 срав" нения вырабатывается сигнал, проходящий через элемент И 21 и устанавливающий триггер 22 в состояние "1".

При этом коммутатор 19 подключает выход преобразователя 18 сигналов к входу первого сумматора 9 и адрес в постоянных запоминающих блоках 3 для каждого канала изменяется на одну и Фу же величину, соответствующую величине скачка фазы ьс . В конце тактового интервала триггер 22 сигналом 6 (фиг. 2д), поступающим из распределителя 23, сбрасывается состояние "0" и устройство возвращается в исходное состояние. ноя

1203716

Гюосыжа

М пась!та астап

Составитель А. Москевич

Редактор С Патрушева Техред Л.Микеш Корректор А. Тяско (; Заказ 8438/б2 . Тираж 658 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4