Цифровой фазометр

Цифровой фазометр

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСИИИ

РЕСПУБЛИК

„„ЯУ„„1 2О5О57 (si)e G 01 R 25/08

ОПИСАНИЕ ИЗОБРЕ ГЕНИЯ /Ц

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3754053/24-21 (22) .18.06 ° 84 (46) 15.01.86. Бюл. № 2 (72) И,К.Крылов, Б.Г.Рыжков и В.Я.Ткачук (53) 621.317.77(088,8) (56) Авторское свидетельство СССР

¹ 706794„ кл. G Oi R 25/08, 1978.

Авторское свидетельство СССР

¹ 1061063, кл. G 0 1 R 25/08, 1983. (54) (57) ЦИФРОВОЙ ФАЗОМЕТР, содержащий два формирователя входных сигналов, формирователь временного интервала, выход которого подключен к входу интегратора, а входы. — к выходам формирователей входных сигналов, делитель частоты, подключенный к выходу второго формирователя входных сигналов, блок формирования

Я -1 эталонных уровней напряжения, включенный между корпусом и генератором тока, последовательно включенные блок иэ и -1 компараторов и шифратор, причем первые входы компараторов объединены и подключены к выходу интегратора, а вторые входы компараторов — соответственно к выходам блока формирования эталонных уровней напряжения, цифроаналоговый преобразователь, выход которого соединен с первым входом блока формирования эталонных уровней и вто, рым входом компаратора, а также блок считывания и индикации, состоящий из последовательно включенных блока памяти, дешифратора и индикатора, отличающийся тем, что с целью повышения быстродействия, в него введены блок иэ М -1 тактовых генераторов тока, блок иэ регистраторов памяти, И -1 блоков совпадения и блок управления, при этом выходы тактовых генераторов тока объединены и подключены к второму входу блока формирования эталонных уровней и второму входу компаратора, информационные входы регистров памяти объединены поразрядно и подключены к выходам шифратора, причем тактовый вход каждого регистра памяти и управляющий вход каждого тактового генератора тока подключен к соответствующим выходам блока управления, установочные входы регистров памяти подключены к блоку управления, выходы регистра памяти младших разрядов соответственно соединены с информационными входами младших разрядов блока памяти, информационные входы старших разрядов блока памяти соответственно соединены с выходами регистров памяти старших разрядов и через соответствующие блоки совпадения с входами цифроаналогового преобразователя, вторые входы блоков совпадения и тактовый вход блока памяти подключены к соответствующим выходам блока управлеиия, вход которого соединен с выходом делителя частоты.

1 120

Изобретение относится к измерительной технике, предназначено для измерения и индикации разности фаз двух синусоидальных сигналов и может быть использовано при построении преобразователей сдвига фаз двух сигналов в цифровой код.

Цель изобретения — повышение быстродействия цифрового фаэометра путем уменьшения времени преобразования аналоговой информации о разности фаз двуХ сигналов в цифровой код при сохранении точностных характеристик фазометра и незначительном увеличении объема используемых элементов и блоков.

На фиг.1 приведена структурная схема цифрового фазометра, на фиг.2структурная схема блока управления.

Цифровой фазометр содержит два формирователя 1 и 2 входных сигналов, формирователь 3 временного интервала, делитель 4 частоты, цифроаналоговый преобразователь 5, интегратор 6, блок 7 управления, блок

8, состоящий иэ 1-1 тактовых генераторов 9 тока, блок 10 считывания и индикации, состоящий из блока 11 памяти, дешифратора 12 и индикатора 13, блок 14 формирования hl -1 эталонных уровней напряжения, состоящий из резистивного делителя на

М -1 выходов, включенного между корпусом и генератором 15 тока, блок 16 из N -1 компараторов 17, шифратор 18, блок 19, состоящий из М регистров

20 памяти, и М -1 блоков 21 совпадения.

Выходы формирователей 1 и 2 соеди иены с входами формирователя 3 временного интервала, выход которого через интегратор 6 соединен с первыми входами компараторов 17, вторые входы которых соответственно соединены с выходами блока 14, при этом первый вход блока 14 соединен с выходом цифроаналогового преобразователя 5 и вторым входом компаратора 17 с наименьшим уровнем срабаты-, вания, а второй вход блока 14 соединен с вторым входом компаратора 17 с наибольшим уровнем срабатывания и подключен к объединенупк выходам тактовых генераторов 9 тока, управляющие входы которых подключены к со ответствующим выходам блока 7 управления, информационные входы регистров 20 памяти объединены поразряд5057 2 но и соответственно подключены к выходам, шифратора 18, входы которого соединены с блоком 16 компараторов 17, а тактовые входы каждого регистра 20 памяти и объединенные входы установки всех регистров 20 памяти в нулевое состояние подключены к соответствующим выходам блока 7 управления, выходы регистра 20 памяти младших разрядов выходного кода соответственно соединены с информационными входами младших разрядов блока 11 памяти, информационные входы старших разрядов которого соответственно соединены с выходами регистров 20 памяти старших разрядов выходного кода и через блоки 21 совпадения с входами цифроаналогового преобразователя 5, причем вторые входь. блоков 21 совпадения и тактовый вхсд блока памяти соединены с соответствующими выходами блока 7 управления, вход которого подключен к выходу делителя 4 частоты, а выход блока 11 памяти через дешифратор 12 соединен с индикатором 13.

Блок управления содержи- распределитель 22 импульсов, Кь -триггеры

23, выполняющие роль формирователей управляющих напряжений для тактовых генераторов 9 тока и блоков 21 совпадения.

На фиг„2 обозначены U — напряжение на выходе делителя 4 частоты, L » .. 0 — напряжения на выходах распределителя 22 импульсов блока 7 управления;У вЂ” напряжение с выхода блока 7 управления для установки регистров 20 памяти в нулевое состояние

0 ", О О,U — напряжения с выходов блска 7 управления, подаваемые на тактовые входы регистров 20 памяти для считывания кода с шифратора 18

Uq ., U9 - напряжения с выходов

И блока управления, подаваемые на управляющие входы тактовых генераI f торов 9 тока„ U, Uq, — напряжения с выходов блока 7 управления, подаваемые на вторые входы блоков 21 совпадения, Оь, — выходное напряжение интегратора 6; О, „(Т„),, u, „. (r ), у„ (Ò ), где i =1,2,3 — эталонные уровни напряжения формируемые блоком 14 совместно с цифроаналоговым преобразователем 5 и блоком 8 тактовых генераторов 9 тока; 0

Й ьр

U, — напряжения разрядов двоичного кода на выходах регистров 20 памя12050

1О

15 где

30

40

„(1(Т ) 0ь маркс ти,0"„,..., Ц„ — напряжения разрядов выходного двоичного кода блока 11 памяти.

Цифровой фазометр работает следующим образом. формирователи 1 и 2 преобразуют входные синусоидальные сигналы в меандр с сохранением фазового сдвига между сигналами. В формирователе 3 происходит выделение информации о разности фаз в виде импульсов, длительность которых пропорциональна сдвигу фаз исследуемых сигналов. В интеграторе 6 эти импульсы преобразуются в квазипостоянное напряжение Оь с уровнем, пропорциональным длительности импульсов и, следовательно, фазовому сдвигу меж ду входными сигналами. Выходное напряжение интегратора 6 преобразуется затем в цифровой двоичный код.

Это преобразование осуществляется совокупностью блоков и элементов (5,7,8,9, 14,...,21), составляющих кодирующую часть фаэометра, Работа этой кодирующей части цифрового фазометра и его блока 11 памяти тактирована и управляется блоком 7, который синхронизируется импульсным напряжением U< с выхода делителя 4 частоты. Коэффициент деления делителя 4 частоты выбирают из условия обеспечения заданного диапазона частот исследуемых сигналов при заданных точности работы фазометра и быстродействии элементной фазы его функциональных узлов, В каждом такте работы устройства в общем случае определяется начиная со старших разрядов, по И = IN разрядов выходного двоичного кода, где 0 — максимальная разрядность двоичного кода фаэометра (разрядность блока 11 памяти); 1"1 — число тактов работы кодирующей части фазометра. Учитывая, что при И > 5

1 происходит резкое увеличение объема оборудования устройства эа счет большого количества компараторов

17(N-1=2 -1), число разрядов выl1 ходного кода, определяемых в каждом такте работы фазометра, целесообразно выбирать не более трех-четырех.

Блок t4 совместно с блоком 8 тактовых генераторов 9 тока и цифроаналоговым преобразователем 5, который построен, например, по схеме преобразователя код-ток, формиру.

57 l ет подвижную сетку из (й — 1) эталонных уровней напряжения Ц„(Т„), где i =1, 2,..., N — 1 — номер уров ня,"

К =1,2,..., M — номер такта. Каждый уровень напряжения данной сетки для К -го такта смещен относительно другоro на величину

Кроме того, от такта к такту все уровни сетки перемещаются таким, образом, что первый (наименьший в данном такте) уровень напряжения

u„", (T„) = v,(ò„1+ ë è ë, ), с ) е и, т„) = аи(т„,lpeiC>lc- ) Z "

l=hqt (э) В выражениях (1) и (3) обозначены AU Т - квант напряжения (напряжение смещения эталонных уровней) соответствующий младшему разряду группы из И разрядов выходного кода блока 19, определяемых в К -м такте, ЛО (Т, ) — квант напряжения, соответствующий младшему разряду группы из h разрядов выходного кода блока 19, определяемых в предпоследнем (М-1) такте, т.е. квант напряжения, соответствующий младшему разряду из группы всех старших разрядов выходного кода, 1 — порядковый номер разряда выходного дво-. ичного кода блока 19, О j. (ТК 1) множитель, равный 1 или 0 и характеризующий состояние ключа,, -го разряда цифроаналогового преобраэо; вателя 5, которое определяется выходным кодом старших разрядов блока 19 на (K — 1)-м такте.

Величина кванта напряжения d U (Т )

1 для первого такта работы кодирующей части фазометра определяется ,максимальным значением напряжения !

0 „с выхода интегратора 6 и в соответствии с выражением (1) где 8 =2 (Н вЂ” число разрядов вын ходного кода, определяемых в первом такте).

Значение напряжения первого эта. лонного уровня для первого такта равно ЛУ (Т4 ), так как перед нача?05057 6

6 с данной сеткой эталонных уровней.

По состоянию компараторов 17 в шифраторе 18 формируется двоичный код, соответствующий первым двум старшим разрядам выходного кода. На интервале времени 1з †(: при подаче высокого уровня напряжения U на тактовый вход первого регистра 20 памяти старших разрядов осуществляется за l0 пись кода шестого и пятого разрядов в блок 19 являющийся блоком оперативной памяти выходного кода.

В момент времени 1 ц заканчивается первый такт работы устройства и на !S чинается второй, при этом выключается первый тактовый генератор 9 тока и включается второй, а информация о шестом и пятом разрядах выходного хода с блока 19 через соответствую20 щий блох 21 совпадения, управляемый напряжением ((1, подается на цифро-1 аналоговый преобразователь 5. Выходной ток цифроаналогового преобразователя 5 совместно с суммарным током второго тактового генератора 9 тока и генератора 15 тока формирует на выходах резистивного делителя блока 14 другую сетку из трех эталонных уровней О„, (Т ), ((, {Т ), (. (Т ), ЗО соответствующих второму такту работы фаэометра и смещенных друг относительно друга на

: лом никла колирования все регистры

20 памяти находятся в нулевом состоянии и, следовательно U>T„=0.

Смещение уровней напряжения „ (Т ) на величины л0 (Т ), определяемые в соот— ветствии с выражениями(1) и (4),обеспечивается соответствующим выбором сопротивлений резистивного делителя бло KR 14 и величины(в зависимости от номера такта) суммарного тока генераторов

9 .тока блока 8 и генератора 15 тока блока 14, который протекает в дели= теле блока 14 (входные токи компараторов 17 незначительны и влиянием их на указанные напряжения можно пренебречь), Величина кванта напряжения д0 (Ти „), входЯщаЯ в выРажение (3), - определяется разрядностью цифроаналогового преобразователя 5, равной (Р-и), т.е. числу старших разрядов выходного кода блока 19, и максимальным значением напряжения

Ц „ с выхода интегратора 6. ьиакс е

06 макс

) (6) 55 при этом u„„(r ) — дU (r„).

Компараторы 17 осуществляют сравнение напряжения U с интегратора

Указанное значение кванта напряжения а 0 (Ти „) обеспечивается выбором соответствующей величины кванта тока преобразователя 5 код-ток и величины резистора делителя блока 14.

Рассмотрим более подробно работу кодирующей части фазометра, например, при Р =6, h =2 и M =3. На интервале времени т.1 — г напряжением

U "" о осуществляется установка в ну7. р левое состояние всех регистров 20 памяти, В момент времени 1 управт, ляющим напряжением Uq включается тактовый генератор 9 тока с наибольшим значением тока — таким, что в результате протекания его совместно с током генератора 15 тока в делителе блока 14 на выходах последнего формируется сетка иэ трех эталонных уровней UÄ (Ä), U„ „(Т„), u, „(T„), смещенных друг относительно друга .на величину ь макс е макс

U U дц(т1 и

L д (.({т,) — — = ди(т„ J

4 <е (т ) причем первый уровень

U, (T,) =и,(т,)+ ди(т) „{8) где () lg),Uß) ) g! I(gp-3 LА>шакс

)=«3 0 < б

U (о .„> ., .,, з = ы йк 9)

/ 2

С учетом значений д (Т ) иЬ (Т )

-г г из выражений (7) и (9) получаем, что уровень напряжений

Ое макс (7ь макс

{ о)

U, T„!- „, — 1, ьиакс

Ло состоянию компараторов 17 в шифраторе 18 формируется (после установления ука.занных эталонных уровней на вторых входах компараторов 17) двоичный-код, соответству: ющий четвертому и третьему разрядам выходного кода. При подаче на интервале времени 15 -1 высокого уровня напряжения U на тактовый

Т7 вход второго регистра 20 памяти старших разрядов происходит запись кода четвертого и третьего разрядов в блок 19 оперативной памяти.

В момент времени 1 заканчивается второй такт работы и начинается третий такт. С этого момента выключается второй тактовый генератор

9 тока, а на цифроаналоговый преобразователь 5 через блок 21 совпа1!2 дения, управляемый напряжением и„,, подается информация о,четвертои и третьем разрядах выходного кода. В результате за счет совместного протекания в делителе блока 14 выходного тока цифроаналогового преобразователя 5 и тока генератора 15 тока формируется сетка эталонных уровней и„ „(Т, ); „U„ „(ò,), смещенных друг относительно друга

-на

4u("ь макс (»)

40(тЭ) =

64 при этом наименьший уровень становится равным (12)

u„„() =u5 Ж+ "(Э). где

Ь

ЩТэ) =40(Т ) Я;(т ) Z

1;-3

1 ь макс I o

11 2+02+О 2 +1 Х )=

9 36 ь к — @< 6м - Ъ 40 Л)

Таким образом, с учетои выражений (12) и (13) получим

Зт

Ц„ (ТЭ) 64 /Ьмакс=37ЬО(ТЭ). (1 )

Так как квант напряжения 40 (Т3) соответствует младшему разряду при шестиразрядном кодировании, то на третьем (последнем) такте кодирования в шифраторе 18 формируется код второго и первого разрядов, который при подаче высокого уровня напряжения 0 ) на тактовый вход регистра 20 памяти младших разрядов записывается в блок оперативной

205057

8 памяти. В момент времени t заканчивается третий такт работы кодирующей части фазометра

Завершает цикл кодирования напряжения V„ c интегратора 6, пропорцио" нального сдвигу фаэ исследуемых сигналов, этап считывания двоичного кода с выхода блока 19 регистров

20 памяти, который осуществляется

10 на интервале времени t< — tg,ïoäàчей на тактовый вход блока 11 памяти напряжения Ц„ с блока 7 управления.

Из рассмотренного алгоритма ра15 боты следует, что в предлагаемом цифровом фазометре нет необходимости создавать ступенчатое пилообразное напряжение, на формирование которого в прототипе требуется

20 время иЭЬет =2 ht (Е-и ) (16) I где f — разрядность двоичного кода фазометра, h — число разрядов выходного кода, определяемых параллельно, 4 — тактовый интервал времени.

Время кодирования в предлагаемом устройстве определяется числом тактов работы, зависящим от соотношения полной разрядности (С ) фазометра и числа разрядов (И), опреде- . ляемых в каждом такте. Например, при кратном n,,это время определяется выражением е

1 рецл = „4t (16) 25

35

Если считать время кодирования в

Ю предлагаемом устройстве и время, необходимое для формирования ступенчатого пилообразного напряжения в известном устройстве, основными при определении быстродействия соответ45 ствующих цифровых фазометров, то вре ия кодирования в предлагаемом цифровом фазометре в несколько раэ меньше времени кодирования в известном устройстве, причем эта разница, ха, 50 рактеризуемая соотношением и бестй argca. увеличивается для многоразрядных фазометров.

Составитель 1,Шубин

Техред С.Мигунова

Редактор А.Лежнина

Корректор Л.Латай

Заказ 3523/47 Тираж 747

ВНИИПЙ Государственного комитета СССР по делам изобретений li открытий

115035 Москва, Ж-Зя, Ряушскяя н б., д,. ч/я

Поддисное

Филиал ПИП "Патент", г„ Уж;:орсд, ул. Проектная, 4