Способ определения входного сопротивления усилителя заряда и устройство для его осуществления

Способ определения входного сопротивления усилителя заряда и устройство для его осуществления

Иллюстрации

Показать все

Реферат

 

Изобретение касается измерения и контроля параметров измерительных преобразований малых токов и зарядов . Цель изобретения - повышение точности измерения - достигается путем устранения погрешностей измерения , обусловленных входными токами смещения и напряжением смещения нуля усилителя заряда (УЗ). Способ предусматривает дифференцирование вьсходного сигнала УЗ с помощью дифференцирующей цепи с заданной постоянной времени. Последующее интегрирование полученного сигнала формирует на выходе интегратора уровень напряжения, равный уровню помех на выходе УЗ при его работе в течение заданного интервала времени . При интегрировании выходных сигналов УЗ во втором временном интервале с помощью интегратора производится компенсация напряжения помехи . Выходной сигнал интегратора будет при этом пропорционален выходному напряжению УЗ. В описании изобретения приводятся функциональ- . ная схема устройства, реализующего данный способ, и временные диаграммы , поясняющие его работу. 2 с.п. ф-лы. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„120506

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTMA

/ 7

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, E

H АВТОРСКОМУ СВИД":ТЕПЬСТВУ (21) 3746859/24-21 (22) 30.05.84 (46) 15.01.86. Бюл. М 2 (72) А.В.Есаулов (53) 621.317.342.3(088.8) (56) Аналоговые интегральные схемы/Под ред. Дж.Коннели, М,: Мир, 1977, с. 162.

Илюкович А.М, Техника электрометрии. М.:Энергия, 1976, с. 300. (54) СПОСОБ ОПРЕДЕЛЕНИЯ ВХОДНОГО

СОПРОТИВЛЕНИЯ УСИЛИТЕЛЯ ЗАРЯДА И

УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (57) Изобретение касается измерения и контроля параметров измерительных преобразований малых токов и зарядов. Цель изобретения — повышение точности измерения — достигается путем устранения погрешностей измерения, обусловленных входными токами смещения и напряжением смещения нуля усилителя заряда (УЗ) . Способ предусматривает дифференцирование выходного сигнала УЗ с помощью дифференцирующей цепи с заданной постоянной времени. Последующее интегрирование полученного сигнала формирует на выходе интегратора уровень напряжения, равный уровню помех на выходе УЗ при его работе в течение заданного интервала времени. При интегрировании выходных сигналов УЗ во втором временном интервале с помощью интегратора производится компенсация напряжения помехи. Выходной сигнал интегратора будет при этом пропорционален выходному напряжению УЗ, В описании изобретения приводятся функциональная схема устройства, реализующего данный способ, и временные диаграммы, поясняющие его работу. 2 с.п.. ф-лы. 2 ил.

1205060

УЭ

Изсб1>етение относится к измерительной технике, в частности к изме реЕЕ»Еа и контролю параметров измерительных преобразований малых токов и зарядов.

1(ел>.ю изобретения является повышение точности измерения путем устранения погрешностей измерения, обусловленных входными токами смещения и напряжением смещения нуля усилителя заряда.

На фяг.1 приведена функциональная схема устройства, осуществляющего предлагаемый способ, на фиг.2 временная диаграмма его работы.

Устройство содержит усилитель 1 заряда, в общем случае включающий электрометрический усилитель 2, интегрирующии конденсатор 3 и разрядный ключ 4, вход управления которого подключен к входу Сброс усилите ля 1 заряда, аналоговый инвертор 5, первый Ь, второй 7, третий 8, чет верть>й 9, пятый 10, шестой 11 и

1седьмой 12 аналогавь>е ключи, каждый

4з которых имеет по два информационных вывода и вход управления, первый 13, второй 14 и третий 15 конденсаторы, дополнительный резистор 1Ь, сперацяонннй усилитель 17, компаратор 18, RS -триггер 19, источник

20 фиксированной ЗДС, формирователь

21:временных интервалов, резистор

22, подключенный к неинвертирующему входу электрометрического усилителя 2, логический элемент ИЛИ 23 я блок 24 выделения заднего фронта импульса, пря этом первый информационный вывод разрядного ключа 4 и первая обкладка интегрирующего конденсатора 3 подключены к инвер-тирующему входу электрометрическогс усилятеля 2, являющемуся входом уси,>-ятеля 1. К выходу усилителя 2 подКлючены вт" ðîé информационный вывод ра" ðÿäíîãî ключа 4, вторая обкладка интегрирующего конденсатора

3, вход аналогового инвертора 5 и первый информационный вывод аналогов->гс ключа 6. К первой обкладке конденсатора 13 подключены вторые информационные выводы аналоговых ключей 6 и 7. Выход инвертора 5 подключен к первому информационному выводу аналогового ключа 8. Вторые информационные выводы аналоговых ключея 8 и 9 подключены к первой обкладке конденсатора 14, Первый информационный вывод ключа 12, пер вая обкладка конденсатора 15, вторые обкладки конденсаторов 13 и 14 я первый вывод дополнительногс резистора 16 подключены к янвертирующему входу операционного усилителя

17, выход которого соединен с неинвертирук>щим входом компаратсра 18, выход которогс подключен к п-ервому входу элемента 23 ИПИ. Первые информационные выводы аналоговых ключей

10 я 11 подключены к выходу источника 20 фиксированной .");1С, а их вторые информационные внвсдн — соответственно к неинвертярующему входу усилителя 2 H второму выводу дополнительнога резистора 16. Вход фор мирователя 21 нременньгх HEE. ервалсв подключен к шине Пуск устрс>1стпа.

К выходу первого канала формирователя 21 подклк>че>ы вход "Сброс" усилителя 1 зэ.ряда, вход управления аналоговых ключей 7, 9 и 12 я втсрОи вход логического элемента 1ПИ 23, выход которого соединен с К-входом R S -триггер 19. К вь>ходу вторсго канала формирователя 21 подключен вход управления аналогового ключа б.

Входы управления аналоговых ключей

10 я 11 соединены с вьходом третьего канала формирователя 21. К выходу четвертого канала формирователя 21 подклк>чены вход управления ключа 11 и вход блока 24 выделения заднего фронта импульса„ выход которого соединен с Б -входом P S -триг-. гера 19.

Второй вывод резистора 22, неянвертярующяй вход операционного усилителя 17, первые информационные выводы аналоговых ключей 7 и 9 и инвертирующий вход компаратсра 18 подключены к общей шине устройства.

Сущность способа определения . входного сопротивления ус>жителя заряда заключается в том, что дифференцирование выходного сигнала усилителя заряда, обусловленного токами смещения я напряжением смещения нуля усилителя,, с помощью,ифференцирующей епи с заданной постоянной времени, а затем интегрирование полученного сигнала позволяет получить на выход, интегратора уровень напряжения, равный у;->свню помехи на выходе усилителя пря его работе в течение заданногс интервала времени. Таким образом, ". ри ин1205060 тегрировании выходных сигналов усилителя заряда на втором временном интервале с помощью интегратора производится компенсация напряжения помехи, так как длительности первого и второго интервалов времени равны между собой. Выходной сигнал интегратора при этом пропорционален выходному напряжению усилителя, обусловленному преобразованием тока, протекающего через входное сопротивление усилителя.

Подключение на втором заданном интервале времени источника фиксированной ЭДС к неинвертирующему входу усилителя заряда позволяет получить на выходе усилителя ток, пропорциональный его входному сопротивлению. Инвертирование выходного напряжения усилителя заряда позволяет компенсировать напряжение помехи усилителя заряда, так как в этом случае производится интегри-. рование помехи в течение равных интервалов времени, но с противо25 положными знаками. Интегрирование величины фиксированной ЭДС с заданной постоянной времени интегратора в течение интервала времени до момента времени, когда выходное напря- ЗО жение интегратора становится равным нулю, позволяет осуществить преобразование входного тока усилителя заряда, проинтегрированного в течение второго заданного интервала вре- 35 мени во временной интервал, который .может быть точно измерен.

Устройство для определения входного сопротивления усилителя заряда работает следующим образом (фиг.1 и 2).

До начала измерений, т.е. до по- i ступления сигнала управления по шине "Пуск" на вход управления формирователя 21 временных интервалов, 45 все ключи 4, 6, 7, 8, 9, 10, 11 и 12 находятся в разомкнутом состоянии.

На выходе электрометрического усилителя 2 — напряжение U > которое определяется напряжением смещения 5р нуля усилителя и набросом заряда в момент включения напряжения питания схемы, а на выходе аналогового инвертора 5 — налряжение U> . Ha выходе операционного Усилителя 17 — 55 начальный уровень. напряжения, определяемый напряжением смещения нуля усилителя 17. Компаратор 18 находит ся в состоянии логического нуля или логической единицы в зависимости 0Т уровня и полярности напряжения на его неинвертирующем входе относительно общей шины. При запуске.устройства на выходе первого канала формирователя 21 появляется сигнал низкого уровня, длительность которого достаточна для того, чтобы в схеме устройства закончились переходные процессы (интервал времени k — tz ). Этим сигналом ключи

4,7,9,и 12 переводятся в замкнутое состояние, и происходит разряд конденсаторов 3, 13, 14 и 15.. Затем формируется сигнал на выходе второго канала формирователя 21 (второй интервал времени tz -1 ), При этом ключи 4, 7, 9 и 12 размыкаются, а ключ 6 замыкается. Выходное напря-. жение усилителя 1 заряда определяется при этом его напряжением смещения нуля Уснотоком смещения ясно сопротивлением утечки соединитель-, ного кабеля RK и сопротивлением утечки Rq входной цепи усилителя.

Влияние напряжения смещения нуля

Ц„, тока смещения нуля 4НО, сопротивлений утечки можно смоделиронать цепью, состоящей из источника приведенной эквивалентной ЭДС и приведенного сопротивления Й, прйчем

Выходное напряжение усилителя 1 заряда при отсутствии входных сигна лов в конце второго интервала времени, задаваемого формирователем

2i, определяется по формуле (a) 4 з

ЕрT

0„„=5 —,— Е,М=, ° () э з эСз

j где T — - длительность второго интервала времени;

Ñ - величина емкости интегрирующего конденсатора 3.

Выходное напряжение U операционного усилителя 17 н конце второго интервала времени определяется значениями емкостей конденсаторон

3, 13 и 15

1205060

С1 T т.„

Е,р — =Е

1&С3 (7) При условии С С

3 (й с,„.т тр. c„ э=

) 3 Я (8) (9) сзтх

Таким образом, в конце второго интервала времени на выходе операционного усилителя 17 — напряжение, пропорциональное дрейфу усилителя 1 заряда за время Т с обратным знаком. По окончании второго временного интервала на выходе третьего канала формирователя 21 формируется третий интервал времени t3 „+ причем его длительность равна предыдущему, второму, интервалу. Сигналы управления поступают на аналоговые ключи 8 и 10, которые замыкаются, ключ 6 размыкается. Выходное напряжение Ц „ усилителя 1 заряда в конце третьего интервала времени определяется по формуле (3) 1 1. Е Р + мчу = д с Е = Tu „, (ь

3 3 3 где Š— величина напряжения экви1 валентной ЭДС, — величина напряжения источника фиксированной ЭДС.

Выходное напряжение U>< операционного усилителя 17 с учетом инвертирования выходного напряжения усилителя 1 заряда инвертором 5 в конце . третьего интервала времени определяется как разность напряжений Ц „ по формуле (2) и по формуле (3) зм с учетом величийы емкостей конденсаторов 14 и 15 д(ь) с ° т еэ т е с те оэ +

Р т К ° с с R c

По окончании третьего временного интервала размыкаются ключи 8 и 10, а на выходе четвертого канала форми рователя 21 появляется прямоугольный импульс низкого уровня, т.е. задний фронт сигнала высокого уровня (фиг.2,г). Задним фронтом импульса высокого уровня запускается блок

24 выделения заднего фронта импуль,са, выходной сигнал которого переводит триггер 19 в состояние логичес10 кой единицы (фиг.2 и), В течение четвертого такта замкнут ключ 11, а остальные ключи разомкнуты. Происходит разряд конденсатора 15 током

pj s, =р /В„ . Выходное напряжение операционного усилителя 17 в течение четвертого такта описывается формулой 5

20 з С1э.С 3 К46С1 t L(При достижении выходным напряжением U „ операционного усилителя (Ч

17 на четвертом временном интервале

25 уровня, при котором компаратор 18 вырабатывает сигнал логического нуля, триггер 19 перебрасывается в нулевое состояние. Таким образом, на выходах триггера 19 формируются логические сигналы высокого и низкого уровней, соответствующие интервалу времени Т, пропорциональному искомому сопротивлению Ry . Действительно, из выражения (6) для момента времени, соответствующего концу измерения, следует равенство:

Из выражения (7) находим величину эквивалентного входного сопротивления усилителя где Т =R С g — постоянная времени инФ4 4 1 тегрирования напряжения источника 20 фик-, сированной ЭДС.

Интервал времени Т„ обратно .пропорционален измеряемому входному сопротивлению и прямо пропорционален входной проводимости усилителя 1 заряда.

1205060

15

?О

30

Формула из обре те ни я

1. Способ определения входного сопротивления усилителя заряда, заключающийся в интегрировании тока, протекающего через входное сопротив1 ление усилителя с помощью интегрирующего конденсатора, о т л и ч а юшийся тем, что, с целью повышения точности, производят начальную установку выходного напряжения усилителя заряда, формируют первый заданный интервал времени, в конце которого запоминают величину выходного напряжения усилителя заряда, формируют второй интервал времени, равный первому, и подают на прямой вход усилителя заряда напряжение заданной величины, находят разность между выходными напряжениями в конце первого и второго интервалов времени и производят интегрирование напряжения заданной величины до момента времени, когда найденная разность напряжений и проинтегрированное значение напряжения заданной величины станут равны, и входное сопротивление Rg усилителя заряда определяют по формуле где Т вЂ” интервал времени интегрирования напряжения заданной величины, с; 35 u — постоянная времени интегрирования, с, Тх — интервал времени от момента начала интегрирования до момента времени, когда 40 разность напряжений станет равна проинтегрированному значению напряжения заданной величины, с — величина емкости конденса- 45 тора цепи обратной связи усилителя заряда, Ф.

2. Устройство для определения входного сопротивления усилителя заряда содержащее усилитель заряда 50 и резистор, подключенный к неинвертирующему входу этого усилителя и к общей шине, о т л и ч а ю щ е е с я тем, что в него дополнительно введены аналоговый инвертор, три кон- 55 денсатора, семь аналоговых ключей, источник фиксированной ЭДС, дополнительный резистор, операционный усилитель, компаратор, Кя -триггер, четырехканальный формирователь временных интервалов, двухвходовый логический элемента ИЛИ и блок выделения заднего фронта импульса, к выходу усилителя заряда подключены первый информационный вывод первого аналогового ключа и вход аналогового инвертора, вторые информационные выводы первого и второго аналоговых ключей подключены к первой обкладке первого конденсатора, выход инвертора подключен к первому информационному выводу третьего аналогового ключа, вторые .информационные выводы третьего и четвертого аналоговых ключей соединены с первой обкладкой второго конденсатора, вторые обкладки первого и второго конденсаторов, первая обкладка третьего конденсатора, первый информационный вывод седьмого аналогового ключа и первый вывод дополнительного резистора подключены к инвертирующему входу операционного усилителя, к выходу которого подключены вторая обкладка третьего конденсатора, второй информационный вывод седьмого аналогового ключа и неинвертирующий вход компаратора, выход которого подключен к первому входу логического элемента ИЛИ, первые информационные выводы второго и четвертого аналоговых ключей, неинвертирующий вход операционного усилителя и инвертирующий вход компаратора подключены к общей шине, первые информационные выводы пятого и шестого, аналоговых ключей подключены к выхо ду источника фиксированной ЭДС, их вторые. информационные выводы подключены соответственно к неинвертирующему входу усилителя заряда и второму выводу дополнительного резистора, вход четырехканального формиро вателя временных интервалов подключен к шине Пуск устройства, к первому выходу формирователя подключены вход "Сброс" усилителя saряда, входы управления второго, чет. вертого и седьмого аналоговых ключей и второй вход логического элемента

ИЛИ, выход которого соединен с входом RS -триггера, к второму выходу формирователя подключен вход управления первого аналогового ключа, к третьему выходу формирователя подключены входы управления третьеI

1205060 10 логового ключаи входблока выделеиия заднего фроптаимпульса,выход которого соединен с S -входом RS- триггера. го и пятого аналоговых ключей, а к четвертому выходу формирователя подключены вход управления шестого анаВНИИПИ Заказ 8523/47 Тираж 747 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4