Преобразователь емкости в частоту

Преобразователь емкости в частоту

Иллюстрации

Показать все

Реферат

 

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 G 01 R 27

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHGMY СВИДЕТЕЛЬСТВУ (21) 3629898/24-21 (22) 04.08.83 (46) 15.01.86. Бюл. У 2 (72) А.И.Чередов, А.В.Клементьев, В.С.Гутников, Л.В.Лебедев и В.Н.Орлов (53) 621.317.75(088,8) (56) Бухгольц В.П., Тисевич Э.Г.

Емкостные преобразователи в системах автоматического контроля и управления. М.: Энергия, 1972, с. 41-42.

Патент Великобритании

1580335, кл. С 1 V, 1977, (54)(57) 1. ПРЕОБРАЗОВАТЕЛЬ ЕМКОСТИ

В ЧАСТОТУ, содержащий усилитель заряда, вход которого соединен с общим выводом первого и второго конденсаторов первый переключатель, подвижный контакт которого соединен с вторым выводом первого конденсато ра источник опорного напряжения, выход которого соединен с первым неподвижным контактом первого переключателя, интегратор и компаратор, „„SU„„1205065 вход которого соединен с выходом интегратора, о т л и ч а ю щ и й— с я тем, что, с целью повышения точности преобразования, в него введены блок синхронизации, синхронHbIH детектор, второй переключатель, подвижный контакт которого соединен с вторым выводом второго конденсатора, тактовый генератор, выход которого соединен с тактовым входом блока синхронизации, управляющий вход которого соединен с выходом компаратора, а первый выход блока синхронизации соединен с управляющи" ми входами первого переключателя и синхронного детектора, включенного между выходом усилителя заряда и входом интегратора, а второй выход блока синхронизации, являющийся выходом устройства, соединен с управляющим входом второго переклю" чателя, первый неподвижный контакт которого соединен с источником опорного напряжения, причем вторые неподвижные контакты обоих переключателей соединены с общей шивой.

2. Преобразователь. по п. 1, о т л и ч а ю щ,и и с я тем, что блок синхронизации состоит из двух триггеров, тактовые входы которых соединены с тактовым входом блока синхронизации, прямой выход первого триггера соединен с первым выходом блока синхрониэапии, а его инверсный выход через дифференцирующую цепь соединен с входом установки нуля второго триггера, управляющий вход которого соединен с управляющим входом блока синхронизации, а инверсный выход второго триггера соединен с вторым выходом блока синхронизации.

21

ЗО

Изобретение относится к измерительной технике, в частности к устройствам для измерения электрической емкости, и может быть использовано для измерения параметров емкостных датчиков физических величин.

Цель изобретения — повыщение точности преобразования.

На фиг.1 приведена функциональная схема преобразователя емкости в частоту; на фиг. 2 — временные диаграммы, поясняющие принцип его действия.

Преобразователь содержит первый конденсатор 1, усилитель 2 заряда, переключатель 3, источник 4 опорного напряжения (ИОН), интегратор 5, компаратор 6, второй конденсатор 7, переключатель 8, тактовый генератор

9, блок 10 синхронизации и синхронный детектор 11. Блок 10 синхронизации состоит из двух триггеров 12 и 13 и дифференцирующей ЯС-цепи 14.

Конденсаторы 1 и 7 включены соответственно между входом усилителя 2 заряда и средними контактами переключателей 3 и 8, крайние контакты которых попарно соединены с источником 4 опорного напряжения и общим проводом. Выход усилителя 2 заряда соединен через синхронный детектор

11 с входом интегратора 5, выход которого подключен к входу компаратора 6, Выход .компаратора 6 соединен с управляющим входом блока 10 синхронизации. Тактовый генератор 9 соединен с тактовым входом блока 10 синхронизации, выходы которого подключены соответственно к управляющим входам первого переключателя 3, синхронного детектора 11 и второго переключателя 8, Тактовые входы триг. геров 12 и 13 включены с тактовым входом блока 10 синхронизации, прямой выход первого триггера 12 и инверсный выход второго триггера l3 соединены соответственно с первым и вторым выходами блока 10 синхронизации. Инверсный выход первого триггера 12 через дифференцирующую цепь 14 подключен к входу установки нуля второго триггера 13, управляющий вход которого соединен с управляющим входом блока 10 синхронизации.

Принцип действия устройства основан на уравновешивании средних значений токов, протекающих через конденсаторы 1 и 7. Изменения зарядов на конденсаторах 1 и 7, происходящие при работе переключателей 3 и 8, преобразуются с помощью усилителя

2 заряда в переменное напряжение, которое выпрямляется синхронным детектором 11 н подается на вход интегратора 5. Переключатели 3 и 8 работают в противофазе, что обеспечивается блоком 10 синхронизации.

C выходов блока 10 синхронизации на управляющие входы переключателей 3 и 8 поступают такие сигналы, что при одновременном срабатывании обоих переключателей при подключении первого конденсатора 1 к источнику 4 опорного напряжения, второй конденсатор 7 подключается к общему проводу, и наоборот. Лоэтому изменения зарядов на конденсаторах 1 и 7 при их переключениях имеют разные зна.ки, Первый триггер 12 блока 10 синхронизации работает в счетном режиме, поэтому первый переключатель

3 работает непрерывно при поступ1205065 ленин,импульсов с тактового генератора 9 на тактовый вход блока 10 синхронизации. Второй триггер 13 изменяет свое состояние только тогда, когда уровень напряжения на управляющем входе блока 10 синхронизации соответствует логической единице (при превышении выходным напряжением интегратора 5 порогового уровня срабатывания компаратора 6). При этом по тактовому импульсу генератора 9 оба триггера 12 и 13 переключаются в единичное состояние.

Для исключения возможности противофазной работы триггеров 12 и 13 установка в нулевое состояние второго триггера 13 осуществляется при переключении в нулевое состояние первого триггера 12 через дифференцирующую цепь 14. При этом сигналы на прямом выходе первого триггера

12, инверсном выходе второго триггера 13 и соответственно на выходах блока 10 синхронизации находятся в противофазе.

При уровне напряжения на выходе компаратора 6, соответствующем логическому нулю, второй триггер 13 находится в нулевом состоянии, а второй переключатель 8 †. в статическом положении. Таким образом, пока напряжение на выходе интегратора 5 меньше уровня срабатывания компаратора 6, на выходе усилителя 2 и синхронного детектора 11 имеются импульсы напряжения, например, положительной полярности амплитудой

О,C„ /С, где Π— значение опорного напряжения, 1/ — коэффициент передачи усилителя 2 заряда. При этом напряжение на выходе интегратора 5 повышается (фиг.2). После превышения порогового уровня срабатывания компаратора 6 начинает работать второй переключатель 8, При одно временной работе обоих переключателей 3 и 8 напряжение на выхрде синхронного детектора 11 определяется

5

45 выражением 0 (0,- )/С. Напряжение на выходе интегратора 5 понижается при выполнении условия 1 7 С 1

После перехода выходным напряжением интегратора 5 порогового уровня срабатывания компаратора 6 по очередному тактовому импульсу генератора 9 загрещается работа второго переключателя 8, Напряжение на выходе интегратора 5 снова повыш ется до уровня срабатывания компаратора

6 и т.д. В установившемся режиме, когда происходят периодический заряд и разряд интегратора 5, средние значения токов, протекающих через конденсаторы 1 и 7, равны по абсолютной величине и противоположны по знаку. Аналитическая запись этого условия имеет вид ОоС1 о БАС уf 1 ю где Х,,. — частоты переключения соответственно переключателей 3 и 8.

Из данного равенства следует, то

Я„= 1, 07.

Таким образом, среднее значение частоты следования импульсов на втором выходе блока синхронизации определяется частотой тактовых импульсов и соотношением емкостей конденсаторов 1 и 7. В преобразовании емкостей конденсаторов 1 и 7 в изменение выходного напряжения интегратора 5 участвуют одни и те же узлы. Кроме того, условие равенства средних значений токов через эти конденсаторы соответствует условию равенства изменений выходного напряжения интегратора 5 при разных направлениях интегрирования. Поэто-. му функция преобразования устройства не зависит от коэффициентов пе- редачи усилителя 2 заряда, синхронного детектора 11, интегратора 5 и значений опорного напряжения Ц и порогового у1>овня срабатывания компаратора 6. Стабильность опорной частоты 1 обеспечивается применением кварцевого генератора.

СД

Составитель В.Стукан

РедаКтор А.Лежнина Техред С.11игунова Корректор А.Тяско

Заказ 8523/47 Тираж 7477 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, NocKBa, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент"„ г. Ужгород, ул. Проектная, 4