Устройство для формирования псевдослучайных сигналов

Устройство для формирования псевдослучайных сигналов

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧ ЕСНИХ

РЕСПУБЛИК (51)4 Н 03 К 3 84

)„/

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCMOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР .ПО, ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 995292 (21) 3754052/24-21 (22) 19.06.84 (46) 15.01.86. Бюл. ¹ 2 (72) И.Д.Горбенко, Ю.В.Стасев, С.П.Баронин, А.А.Замула, П.Т.Литвиненко и А.А.Чижов (53) 621,374.2(088.8) (56) Авторское свидетельство СССР № 995292, кл. H 03 К 3/84, 1979. (54) (57) 1. УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ПСЕВДОСЛУЧАЙНЫХ СИГНАЛОВ по авт. св. № 995292, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей за счет осуществления возможности формирования больших ансамблей последовательностей, в него дополнительно введены блок управления, второй регистр сдвига, группа элементов.И, элемент ИЛИ, коммутирующий блок, .регистр управления, первый и второй сумматоры по модулю два, элемент И, первый вход которого, объединенный с первым входом второго регистра сдвига, .соединен с выходом первого сумматора по модулю два, первый вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходами элементов И группы, первые входы которых соединены с выходами соответствующих. разрядов второго регистра сдвига, второй вход которого соединен с первым выходом блока управления, второй выход которого соединен с первым входом коммутирующего блока, второй вход которого соединен с третьим выходом блока управления, четвертый

„;SU„„ I 205262 A выход которого соединен с первым входом регистра управления, второй вход которого соединен с первым выходом коммутирующего блока, третий вход которого соединен с третьим входом второго регистра сдвига и пятым выходом блока управления, шестой выход которого соединен с вторым входом элемента И, третий вход которого соединен с вторым выходом коммутирующего блока, группа выходов которого соединена с вторыми входами соответствующих элементов

И группы, выход регистра управления соединен с вторым входом первого сумматора по модулю два, выход элемента И соединен с первым входом второго сумматора по модулю два, первый вход которого соединен с вторым выходом блока кодообразования, группа входов блока управления соединена с соответствующими третьими выходами программного блока, вход блока управления соединен с четвертым выходом блока умножения.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит последовательно соединенные регистр памяти, дешифратор, группу элементов И, группу регистров управления длительностью сигнала и первый элемент ИЛИ, первый, второй, третий, четвертый и пятый элементы И, последовательно соединенные группы регистров начального состояния и второй элемент

ИЛИ, первый и второй счетчики, первый и второй триггеры, генератор тактовых импульсов, элемент НЕ, дискретный согласованный фильтр, в выход которого соединен с входом второго триггера, первый выход регистра памяти соединен с первым входом первого элемента И и входом элемента НЕ, выход которого соединен с первым входом пятого элемента

И, второй вход которого, объединенный с вторым входом первого элемента И, соединен с выходом третьего элемента И, первый вход которого, объединенный с входами первого и второго счетчиков, первого триггера и первым входом второго элемента

И, соединен с выходом генератора тактовых импульсов, выход первого счетчика соединен с вторым входом второго элемента И, выход которого соединен с входом регистра памяти и вторыми входами элементов И группы, выход второго элемента ИЛИ соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом первого триггера, выход второго счетчика соединен с вторым входом третьего элемента И, выход первого элемента И соединен с входом первого регистра начального состояния группы, выход пятого элемента И соединен со входом второго регистра начапьного состояния группы.

1205262

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что коммутирующий блок содержит регистр, счетчик, первую группу элементов И, первый элемент ИЛИ, вторую группу элементов И, группу элементов НЕ, регистр длительности, второй элемент

ИЛИ, триггер, первый вход которого соединен с выходом второго элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, первые входы элементов И которой соединены с выходами первой группы выходов регистра, вторая группа выходов которого соединена с соответствующими первыми входами элементов И первой группы, вторые входы элементов И которой соединены с соответствующими выходами регистра длительности и входами элементов

HE группы, выходы элементов HE которой соединены с вторыми входами элементов И второй группы, третьи входы элементов И первой группы соединены с выходами соответствующих разрядов счетчика, выходы элементов И первой группы соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом регистра, второй вход которого соединен с вторым выходом триггера.

Изобретение относится к импульсной технике.

Целью изобретения является расширение функциональных возможностей за счет осуществления возможности

5 формирования больших ансамблей последовательностей.

На фиг. 1 представлена функциональная схема устройства для формирования псевдослучайных сигналов, 10 на фиг. 2 — функциональная схема блока управления, на фиг. 3 — функциональная схема коммутирующего блока.

Устройство содержит (фиг. 1) первый счетчик 1, второй счетчик 2, первый 3, второй 4, третий 5 блоки коммутации, формирователи 6 остатков, блок 7 умножения, блок 8 кодообразования, блок 9 элементов И, дели2 тель 10 частоты, блок 11 памяти, блок 12 хранения, программный блок

13, первый регистр 14 сдвига, генератор 15 управляемых импульсов, блок 16 управления, второй регистр

17 сдвига, группу 18 элементов И, элемент ИЛИ 19, коммутирующий блок

20, регистр 21 управления, первый сумматор 22 по модулю два, элемент в

И 23 и второй сумматор 24 по модулю два. Выходы первого счетчика 1 соединены с входами первого блока 3 коммутации, выходы которого соединены с входами формирователей 6 остатков, выходы которого соединены с входами второго блока 4 коммутации, выходы которого соединены с входами регистра 14 сдвига, выходы которого соединены с входами третьего блока 5 коммутации, выходы которого мое для представления максимального остатка по максимальному модулю

Р„ „ . При этом каждому триггеру регистра 14 должно соответствовать два элемента ИЛИ любого формирователя 6 остатков "(для установки в

"0" и в "1"), а каждому элементу

ИЛИ последнего должно соответствовать такое число элементов И, сколько возможных ситуаций приводит к переводу одного триггера регистра.

14 в соответствующее состояние. А так как у каждого формирователя 6 остатков имеется свое определенное число элементов ИЛИ, которые соответствуют определенному числу триггеров регистра 14, то блок 4 коммутации, подобно блоку 3 коммутации, и осуществляет под воздействием определенной, соответствующей модулю

Р серии входных коммутирующих импульсов коммутацию определенных выходов формирователей 6 с определенными входами регистра.

Так как для формирования остатков от числа по определенному модулю

P задействуется определенное число триггеров регистра 14 и определен ный формирователь 6 остатков, то при этом должно быть обеспечено соединение других входов определенного

«формирователя 6 остатков с выходами определенного числа триггеров регистра 14. Эту функцию выполняет блок 5 коммутации под воздействием определенной, соответствующей мо. дулю P„ серии управляющих импульсов.

Блок 7 предназначен для умножения двух чисел для формирования мультипликативной группы поля

СР(Р„ ). Для этого перед началом работы из блока 12 в блок 7 поступает код модуля Р наименьшего первообразного элемента 6„; поля СР(Р-), из блока 13 в блок 7 поступают тактовые импульсы "Начало счета". Для получения каждого последующего числа — элемента мультипликативной группы, блок 7 обеспечивает умножение предыдущего числа элемента а„", код которого поступает на его пер вые входы с выходов блока 5 коммутации, на первообразный элемент 8„ поля и по своему первому выходу выает в двоичном последовательном оде число, которое поступает последовательно в формирователи 6. p еред моментом выдачи очередного числа в формирователи 6 по третьим

1205262 8 выходам блок 7 выдает в блок 8 кодообразования код числа — элемента а;„, а по пятому выходу в блок 8 и блок 11 сигнал "Такт считывания числа — элемента", а с второго выхо.

-да блока 7 на первые входы счетчика 1 и регистра 14 поступает сигнал

"Конец умножения11, приводящий в исходное нулевое состояние счетчик

1 и регистр 14, подготавливая их

10 для работы по отысканию очередного остатка а„= А, (модуль Pi) . В следующий момент с первого выхода блока 7 в формирователи 6 считывается код числа А„ . Счетчик 2 с каждым сигналом "Такт считывания числа — элемента, поступающим на

его первый вход с выхода блока 7, выдает по своим выходам в делитель

10 код числа данных тактов, посту15

20 пающих к данному моменту. Делитель

10 осуществляет деление числа N =

= Р„ — 1 (Р„. было записано ранее в делитель 10 из блока 12) на код числа тактов, и если результат деле25 ния является дробным числом, то делитель 10 выдает на второй вход блока 9 элементов И сигнал, открывающий его и разрешающий тем самым запись кода числа — элемента а," с выходов блока 5 в блок 11 памяти.

Записываемые таким образом в блок коды определенных элементов представляют собой другие первообразные элементы поля GF(Pj) т.е. следуя теории .чисел, любое 8 „= К (модуль Р„.), где К„, P — 1 = 1,,,т.е. взаимно простые К и P . — 1 яг ляются первообразным элементом поля

GF(Pi), Таким образом, делитель 10 осуществляет определение момента поступления очередного К, взаимно простого с P, — 1 числа "Тактов считывания числа — элемента". При этом

Н К

45 а = 6„. (модуль P„), где 8« очередной первообразный элемент поля, и тем самым записывается в блок 11.

По окончании формирования всех

50 элементов мультиплйкативной группы поля GF(P, ) из блока 7 по четвертому выходу в блок 8 поступает сигнал

"Конец формирования группы", на основании которого блок 8 начинает считывать код псевдослучайной последовательности, сформированной к данному моменту на основании кодов чисел — элементов поля GF(P,), посту1205262 10 пающих на его входы, и управляющих сигналов, поступающих на его третий вход из блока ? и шину управляющих входов из блока 13.

Одновременно сигнал, соответствующий определенному модулю Р„, поступает в блок 16 управления. В блоке 16 управления осуществляется выбор начального. состояния и управляющих импульсов для формирования задающего ортогонального сигнала.

Через первый выход блока 16 управления во второй регистр 17 сдвига записывается начальное состояние для формирования задающего ортого- нального сигнала, а через четвертый выход в регистр 21 управления записываются управляющие импульсы. Через второй выход блока 16 управления устанавливает коммутирующий блок

20 в начальное состояние, при котором на первом выходе действует единичное значение, а на других и вто- ром выходах — нулевое значение сигнала.

На второй вход коммутирующего блока 20 поступает код, соответствукнций длительности формируемого сигнала.

Второй регистр 17 сдвига содержит — 2 ячеек памяти (триггеров), где K, — — показатель степени, соответствующий максимально возможной формируемой длительности сигнала.

Элементы И группы 18 соединены только с выходами тех ячеек памяти второго регистра 17 сдвига, номера

1 которых кратны 2, где 4 = К

В регистр 21 управления с четвертого выхода блока 16 управления записывается управляющая последовательность.

Управляющая последовательность и

1 выбор начального состояния второго регистра 17 сдвига в блоке 16 управления осуществляется в результате анализа двоичного кода формируемого задающего ортогонального сигнала из матрицы Адамара порядJ ка Е = 2 . Если номер строки (столбца) в двоичном коде заканчивается нулем, то во второй регистр

17 сдвига необходимо записывать начальное состояние "11", иначе

"10". Чтобы получить управляющую последовательность, необходимо записать номер строки в двоичной форме и сосчитать в регистр управ1

f0

f5

ЗО

4S

55 ления лишь — 1 первых разрядов этого номера.

Например, L = 2 = 16, возьмем шестую строку, В двоичной форме номер строки есть "0110". Тогда начальное состояние для второго регистра сдвига 17 выберем " 11", а ° последовательность имеет вид "011".

В процессе функционирования устройства тактовые импульсы с шестого выхода блока 16 управления поступают на вход второго регистра 17 сдвига и коммутирующего блока 20.

Первоначально последовательность, записанная во второй регистр 17 сдвига, через первый элемент И группы 18, элемент ИЛИ 19 суммируется по модулю два с первым элементом управляющей последовательности, записанной в регистр 21 управления, в сумматоре 22 по модулю два.

Полученные элементы сигнала записывают снова во второй регистр

17 сдвига, Таким образом, сформированы четыре элемента сигнала. Коммутирующий блок 20 подсчитывает число тактовых импульсов и через

2 тактов, где т = 1,, открывает

0 и переносит единичное значение на вход g-ro элемента И группы 18 (на элементах И с 1 по (8 — 1) и с (g + 1) по K-й группы 18 действует нулевое значение) и сдвигает на один такт управляющую последовательность, записанную в регистре 21 управления, Таким образом, через L — - 1 такт сформируется одна из строк матрицы

Адамара размерностью L которая запишется в . ячейках памяти второго регистра 17 сдвига.

Через L - 1 такт коммутирующий блок 20 формирует на своем выходе единичное значение, которое действует на третьем входе элемента И 23.

При поступлении из блока 7 по четвертому выходу в блок 8 и блок

16 управления сигнала "Конец формирования группы" блок 8 кодообразования начинает считывание во второй сумматор 24 по модулю два кода псевдослучайной последовательности, а блок t6 управления формирует единичное значение на своем пятом выходе, тем самым разрешая прохождение на второй сумматор 24 по модулю два через элемент И 23 задающего ортогонального сигнала. Таким образом на выходе второго сумматора 24 по мосоединены с входами блока 7 умножения и входами блока 9 элементов И, выходы которого соединены с входами блока 11 памяти, первый вход которого соединен с четвертым выходом программного блока 13, пятый выход которого соединен с вторым входом блока 11 памяти, первым входом делителя 10 частоты и первым входом второго счетчика 2, выходы которого соединены с группой входов де-. лителя 10 частоты, выход которого соединен с входом блока 9 элементов

И. Первый выход блока 7 умножения соединен с входом формирователя 6 остатков, группа входов которого соединена с выходами третьего блока

5 коммутации. Второй выход блока 7 умножения соединен с первым входом регистра 14 сдвига и с первым входом счетчика 1, второй вход которого соединен с вторым входом ре|гистра 14 сдвига, первым входом блока 7 умножения и вторым выходом программного блока 13, первый выход которого соединен с вторым входом блока 7 умножения, группа выходов которого соединена с группой входов блока 8 кодообразовайия, первый вход которого соединен с вторым входом блока 16 управления и четвертым выходом блока 7 умножения, пятый выход которого соединен с вторым входом счетчика 2 и вторым входом блока 8 кодообразования, третий вход которого соединен с третьим входом блока 7 умножения и выходом блока 12 хранения, входы которого соединены с входами блока

16 управления, выходами программно- . го блока 13 и входами генератора

15, первый выход которого соединен с входом блока 3 коммутации. Второй выход генератора 15 соединен с входом блока 4 коммутации, третий выход генератора 15 соединен с входом блока 5 коммутации. Выход блока 11 памяти соединен с четвертым входом блока 7 умножения. Шестой выход программного блока соединен с четвертым входом блока 8 кодообразования, первый выход которого соединен с входом программного блока

13. Второй выход блока 8 кодообразования соединен с входом сумматора 24 по модулю два. Первый выход блока 16 управления соединен с входом регистра 17 сдвига, выходы которого через элементы И группы 18

1205

15

25

35

45

55

262 Я соединены с входами элемента ИЛ выход которого соединен с первым входом сумматора 22 по модулю два, второй вход которого соединен с выходом регистра 21 управления. Группа выходов коммутирующего блока

20 соединена с входами элементов

И группы 18. Первый вход регистра

21 управления соединен с четвертым выходом блока 16 управления, второй выход которого соединен с первым входом коммутирующего блока 20, второй вход которого соединен с третьим выходом блока 16 управления, шестой выход которого соединен с третьим входом коммутирующего блока 20 и соответствующим входом регистра 17 сдвига, вход которого соединен с выходом сумматора 22 по модулю два и первым входом элемента И 23, второй вход которого соединен с пятым выходом блока 16 управления. Первый выход коммутирующего блока 20 соединен с вторым входом регистра 21 управления. Второй выход коммутирующего блока 20 соединен с третьим входом элемента

И 23, выход которого соединен с входом сумматора 24 по модулю два.

Блок 16 управления (фиг. 2) содержит последовательно соединенные регистр 25 памяти и дешифратор 26, первый элемент И 27, элемент НЕ 28, второй элемент И 29, первый счетчик

30, третий элемент И 31, группу 32 элементов И, группу регистров 33 начального состояния, второй счетчик 34, первый триггер 35, генератор 36 тактовых импульсов, группу регистров 37 управления длительностью сигнала, второй элемент ИЛИ 38, четвертый элемент И 39, первый элемент ИЛИ 40, последовательно соединенные дискретный согласованный фильтр 41 и второй триггер 42, а также элемент И 43. Выходы дешифратора 26 соединены с первыми входами элементов И группы 32, вторые входы которых соединены с входом регистра 25 памяти и выходом элемента И 29, вход которого соединен с выходом счетчика 30, вход которого соединен с выходом генератора 36, вторым входом элемента И 29, входом элемента И 31, входом триггера 35 и входом счетчика 34, выход которого через элемент И 31 соединен с входом элемента И 43 и входом элемента И 27, выход которого соединен с входом

1205262

Устройство для формирования псевдослучайных сигналов (фиг. 1) работает следующим образом.

В соответствии с заданной программой блок 13 выдает сигнал по одному из своих третьих выходов, каждый из которых соответствует определенному модулю P и наименьшему первообразному элементу 0; поля

СР(Р, ). По одному из этих сигналов на одном из своих входов блок 12 выдает в блок 8 и делитель 10 код модуля P а в блок 7 — код модуля

50 первого регистра 33 начального состояния группы, выход которого через элемент ИЛИ 38 соединен с входом элемента И 39, второй вход которого соединен с выходом триггера 35. Выход элемента И 43 соединен с входом второго регистра 33 начального состояния группы, выход которого соединен с входом элемента ИЛИ 38. Пер- 1р вый выход регистра 25 памяти соединен с входом элемента И 27 непосредственно, а с входом элемента

И 43 — через элемент HE 28. Выходы элементов И 32 группы соединены соответствующими регистрами 37 управления длительностью сигнала, выходы

1 которых соединены с входами элемен-< та ИЛИ 40.

Коммутирующий блок 20 (фиг. 3) содержит регистр 44, счетчик 45, первую группу элементов И 46, первый элемент ИЛИ 47, вторую группу элементов И 48, группу элементов HE 49, регистр 50 длительности, последо- 25 вательно соединенные второй элемент

ИЛИ 51 и триггер 52. Входы второго элемента ИЛИ 51 соединены с выходами элементов И 48, первые входы которых соединены с выходами первой gp группы выходов регистра 44, вторая группа выходов которого соединена с первыми входами элементов И 46, вторые входы которых соединены с выходами регистра 50 длительности и входами элементов HE 49, выходы которых соединены с вторыми входами элементов И 48, третьи входы элементов И 46 соединены с выходами счетчика 45. Выходы элементов И 46 сое- 4О динены с входами элемента ИЛИ 47, выход которого соединен с первым входом регистра 44, второй вход которого соединен с вторым входом триггера 52.

Р; и код первообразного элемента

8,. По поступлении сигнала на один из своих входов генератор 15 формирует на каждом из своих выходов серии управляющих импульсов, которые соответствуют длине N = P, — 1.

Эти серии импульсов поступают на управляющие входы блоков 3-5 коммутации, которые под их воздействием осуществляют коммутацию определенного числа, соответствующего длине серии N своих входов и выходов.

Кроме того, блок 13 в тот же момент сигналом по одному из выходов приводит в исходное нулевое состояние делитель 10, блок 11 и счетчик 2.

Формирователи 6 остатков предназначены для формирования остатка по определенному модулю P от поступающего на него кода числа с выхода блока 7. В процессе функционирования устройства в целом тактовые импульсы поступающие с второго выхода блока

13 на входы счетчика 1 и регистра

14, сопровождают импульсы кода сравниваемого по модулю Р„ числа, поступающего с выхода блока 7 на входы формирователей 6. Количество состояний счетчика 1 определяется из рассмотрения остатка от деления веса каждого разряда сравниваемого числа на выбранный модуль Р, Если получаемая последовательность цифр имеет период повторения, то количество состояний счетчика 1 равно количеству цифр в периоде.

Если результат от деления представляет некоторую последовательность цифр без периода, то количество состояний счетчика 1 равно количеству разрядов в передаваемом числе, т.е. определенное число выходов (разрядов) счетчика 1 соответствует определенному модулю P и, следовательно, определенному формирователю 6 остатков ° Блок 3 коммутации осуществляет под воздействием определенной, соответствующий модулю Р;, серии входных управляющих импульсов коммутацию определенных выходов счетчика 1 с определенными входами формирователей 6. Выходные сигналы с формирователей 6, при наличии тактовых импульсов на другом входе регистра 14, должны запоминаться в последнем, который имеет количество разрядов, необходи1205262

25 дулю два формируется производный сигнал.

Блок 16 управления (фиг. 2) работает следующим образом.

Код длительности формируемого

5 сигнала поступает на регистр 25 памяти в параллельном коде и записывается в него. Дешифратор 26 анализирует поступивший код и выдает на одном из своих выходов единичное 10 значение, соответствующее показатЕлю степени формируемого сигнала.

Одновременно с первого выхода регистра 25 памяти на вход элемента

И 27 и элемента НЕ 28 действует нулевое или единичное значение сигнала. Если в первой ячейке памяти регистра 25 записана единица, то через элемент И 27 проходит два тактовых импульса, которые считают начальное состояние "11" с регистра

33 начального состояния и элемент

ИЛИ 38.во второй регистр 17 сдвига.

Если в первой ячейке памяти регистра 25 памяти записан ноль, то на выходе элемента НЕ 28 будет едини. ца, а на выходе элемента И 27 ноль и тактовые импульсы пройдут через элемент И 43 на регистр 33 начального состояния, где хранится начальное состояние "10". Число тактовых импульсов, которое необходимо пропустить через элемент И 31, подсчитывает счетчик 34 импульсов.

Счетчик 30 считает мо модулю К + 1

35 и разрешает прохождение через элемент

И 29 K — - 1 тактовых импульсов от генератора 36 тактовых импульсов.

Тем самым в коммутирующий блок 20 записывается (через блоки 32, 37 и 40) управляющая последовательность длительности сигнала, а в регистр

21 управления управляющая последовательность. Триггер 35 первоначально находится -в единичном состоянии и разрешает прохождение одной единицы с элемента ИЛИ 38 в коммутирующий блок 20.

При поступлении первого тактового импульса на вход триггера 35 он

50 переходит в нулевое состояние и закрывает элемент И 39.

При приеме кода сигнала "Конец формирования группы" на выходе дискретного согласованного фильтра 41

-появляется импульс, которыи переводит

5» триггер 42 в единичное состояние из нулевого. Необходимо отметить, что формирование ортогонального задающего сигнала должно закончить= ся раньше или одновременно с формированием псевдослучайной последовательности.

Коммутирующий блок 20 (фиг„ 3) работает следующим образом.

Из блока 16 управления в первоначальный момент времени в регистр

44 записывается в K -й элемент памяти единица, в остальные ячейки памяти записаны нули.

В регистр 50 длительности записывается управляющая последовательность, содержащая К вЂ” 1 первых ну1 лей и последующих единиц. Триггер

52 устанавливается в нулевое состояние. При поступлении на вход коммутирующего блока 20 тактовых импульсов счетчик 45 начинает подсчитывать их. Так как на входе

K — ãî элемента И 46 действует единичное значение, то через два тактовых импульса на выходе К -той ячейки памяти счетчика 45 импульсов появляется единичный импульс, который через K --й элемент И 46, элемент

ИЛИ 47, переписывает единицу в регистре 44 в К вЂ” 1 элемент памяти и поступает на вход регистра 21 управления, производя сдвиг на один элемент управляющей последовательности. Импульс перезаписи единицы в регистре 44 возникает каждые 2 е тактов, f = 1, 3 . Одновременно содержимое ячеек памяти регистра 44 сравнивается с содержимым ячеек памяти регистра 50 длительности, причем К- ячейка регистра 44 сравнивается с K — — 1 ячейкой регистра 50 длительности.

После того, как счетчик 45 подсчитвает Z, — 2 = 2 — 12 испульсов (тактов) в регистре 44, единица находится в К- + 1 ячейках памяти, а сравнение производится с ячейкой памяти регистра 50 длительности, в которую записан ноль. Тем самым через (К- )-й элемент НЕ группы 49 на вход (K —— ) + 1)-ro элемента И группы 48 действует единичное значение, которое через элемент ИЛИ 51 переводит триггер 52 в единичное состояние и разрешает прохождение сформированного ортогонального сигнала на второй сумматор 24 по модулю два через элемент И 23 с второго регистра 17 сдвига.

1205262

1205?62

1205262

Юя 9р а я K УОку 2У

Составитель 10.Áóðìèñòðoâ

Редактор А.Гулько Техред Т.Дубинчак Корректор В.Бутяга

Заказ 8538/57 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., p. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4