Устройство для синхронизации импульсов

Устройство для синхронизации импульсов

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5р 4 Н 03 К 5/153

Ф

I

J ! !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3761569/24-21 (22) 27.06.84 (46) 15.01.86, Бюл. № 2 (72) Ф, Ф. Мингалеев, Н, Т. Пластун и Н. А, Волобуев (53) 621.374.387(088,8) (56) Дж, Хилбурн и Н. Пжулич. Микро3ВМ и микропроцессоры. M.: Мир, 1979. с, 202-205, рис. 6,18.

Авторское свидетельство СССР № 690620, кл. Н 03 К 5/153, 07.09.76. (54) (57) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

ИМПУЛЬСОВ, содержащее первый и второй триггеры, первый из которых D-типа, ÄÄSUÄÄ 1205280 А а второй - IK-типа, С-входы которых соединены с шиной тактовых импульсов, шину входных импульсов и выходную шину, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и надежности устройства в него введе1 ны инвертор и элемент И, первый вход которого соединен с инверсным выходом второго триггера и D-входом первого триггера, прямой выход которого соединен с вторым входом элемента И, третий вход которого соединен с Iи С-входами второго триггера, R-вход. которого через инвертор соединен с шиной входных импульсов, 12О52ВО

5 i0 !

20

Изобретение относится к импульсной технике и предназначено для car ласования асинхронных импульсов с импульсами тактовой частоты, Целью изобретения является повышение точности и надежности устройства.

На фиг, 1 представлена эпектрическая функциональная схема устройства; на фиг. 2 — временные диаграммы, поясняющие его работу.

Устройство для синхронизации импульсов содержит первый и второй триггеры 1 и 2, первый из которых

D-типа, а второй — IK-типа, С-входы которых соединены с шиной тактовых импульсов 3, элемент 4 И, первый вход которого соединен с инверсным выходом второго триггера 2 и с D-входом первого триггера 1, прямой выход которого соединен с вторым входом элемента 4 И, третий вход которого соединен с I и С-входами второго триггера 2, R-вход которого через инвертор 5 соединен с шиной 6 входных импульсов, выход элемента 4 И соединен с выходной шиной 7, Устройство работает следующим образом.

В исходное состояние устройство приводится подачей логического нуля на установочный К-вход триггера 1 и на установочный S-вход триггера 2, В исходном состоянии на выходе инвертора 5 присутствует уровень логической единицы (фиг, 2 Ф} — высокий потенциал, на прямом выходе триггера 1 (фиг, 2 Z) †. низкий потенциал, соответственно на инверсном выходевысокий потенциал; на прямом выходе триггера 2 присутствует высокий потенциал, соответственно на инверсном выходе (фиг, 2 - низкий потенциал, а на выходе элемента 4 - низкий потенциал.

Входной импульс, появившийся на шине 6 (фиг, 2 о) передним фронтом через инвертор 5 записывает логический нуль в триггер 2. На инверсном выходе триггера 2 появляетс логическая единица, которая поступает на информационный вход триггера I первый вход элемента 4, и по первому переднему фронту тактового импульса (фиг. 2а1, появившегося на шине 3, записывается в триггер 1 и поступает на второй вход элемента 4, На прямом выходе триггера 1 появляется логическая единица, которая поступает на третий вход элемента 4, что вызовет появление уровня логической единицы. на выходе элемента 4 (фиг, 2e), По окончании тактового импульса на выходе элемента 4 пропадает уровень логической единицы, длительность которого равна длительности тактового импульса. Временные характеристики первого импульса на выходе элемента

4 совпадают, исключая задержки распространения сигнала при переключении триггера 1 и элемента 4, с тактовым импульсом, ближайшим к переднему фронту входного импульса. Устройство при этом находится в устойчивом состоянии, отличающемся от исходного только инверсным состоянием триггеров J и 2, следовательно на

С-входе триггера 1 присутствует уровень логической единицы.

С приходом второго входного импульса по шине 6 в триггер 2 записывается логический нуль, С приходом каждого входного импульса происходит формирование выходного импульса, т,е, после появления первого импульса на выходе элемента 4 состояние устройства не изменяется до окончания последовательно сти входных импульсов ° При этом временные характеристики второго и последующих импульсов на выходе элемента 4 совпадают, исключая задержку распространения сигнала при переключении только элемента

4, с тактовым импульсом, ближайшим к переднему фронту входного импульса, Следовательно, увеличивается точность синхронизации импульсов.

После прохождения последовательности входных синхронизируемых импульсов, т.е, при отсутствии входного импульса на шине 6, по окончании пер— вого тактового импульса в триггер 2 записывается логическая единица, а передним фронтом второго тактового импульса в триггер 1 — логический нуль. При этом триггеры 1 и 2 устанавливаются в исходное состояние, Последующие тактовые импульсы надежно удерживают устройство в исходном состоянии

Максимальная частота входных импульсов, поступающих по входной шине

6, не должна превышать (для правильной работы устройства) частоту тактовых импульсов, поступающих по шине 3.

Составитель Т, Соколова

Редактор А. Гулько Техред М.Пароцай Корректор В, Бутяга

Заказ 8539/58

Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4