Множительно-делительное устройство

Множительно-делительное устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в цифровых приборах для обработки результатов измерений . Цель изобретения - расширение области применения за счет возможности деления меньшего числа на большее. Множительно-делительное устройство содержит генератор тактовых импульсов, делитель частоты, вычитающий счетчик, коммутаторы, два дешифратора нуля, реверсивный счетчик , одновибратор и суммирующий дчетчик. Устройство работает в режиме умножения или деления. Режим деления задается потенциалом высокого уровня на первом входе устройства и потенциалом низкого уровня на втором входе устройства.Режим умножения задается потенциалом высокого уровня на втором входе устройства и потенциалом низкого уровня на первом входе устройства. 1 ил. i СЛ N3 О: сх СП СП IND

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4

ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3778501/24-24 (22) 10,08.84 (46) 30.01.86, Бюл. № 4 (71) Специальное конструкторское бюро геофизического приборостроения

Института геологии AH АЗССР (72) А,A.Êðàíöoâ (53) 681.325(088,8) (56) Авторское свидетельство СССР

¹ 271115, кл. 0 06 F 7/52, 1970.

Авторское свидетельство СССР

¹ 877536, кл. О 06 Е 7/68, 1978, (54) МНОЖИТЕЛЬ110-ДЕЛИТЕЛЬИОЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано н цифровых приборах для обработки результатон измере„„SU„„1208552 ний. Цель изобретения — расширение области применения за счет возможности деления меньшего числа на большее. Множительно-делительное устройство содержит генератор тактовых импульсов, делитель частоты, вычитающий счетчик, коммутаторы, два дешифратора нуля, реверсивный счетчик, однонибратор и суммирующий счетчик. Устройство работает в режиме умножения или деления. Режим деления задается потенциалом высокого уровня на первом входе устройства и потенциалом низкого уровня на втором входе устройства. Режим умножения задается потенциалом высокого уровня на втором входе устройства и потенциалом низкого уровня на первом входе устройства. 1 ил, 1208552

Изобретение относится к вычислительной технике и может быть использовано в цифровых приборах для обработки результатов измерений.

Цель изобретения — расширение 5 области применения за счет возможности деления меньшего числа на большее.

На чертеже представлена функциональная схема устройства. 10

Множительно-делительное устройство содержит первый элемент И 1,делитель 2 частоты, первый 3 и второй 4 коммутаторы, вычитающий счетчик 5, первый дешифратор 6 нуля, 15 первый 7 и второй 8 триггеры, группу 9 элементов И, первый суммирующий счетчик 10, генератор 11 тактовых импульсов, вход 12 режима умножения, вход 13 режима деления, пусковой вход 20

14, выход 15 результата, реверсивный счетчик 16, вход 17 первого операнда, одновибратор 18, второй элемент

И 19, второй дешифратор 20 нуля, второй суммирующий счетчик 21, первый

22 и второй 23 элементы ИЛИ, регистр

24 и вход 25 второго операнда, причем выход генератора 11 тактовых импульсов соединен с первым входом первого элемента И 1, второй вход ко- 30 горого соединен с прямым выходом первого триггера 7, а выход первого элемента И 1 соединен с информационным входом делителя 2 частоты и с первыми информационными входами первого 3 и второго 4 коммутаторов, управляющие входы делителя 2 частоты соединены соответственно с разрядными выходами регистра 24, входы когорого соединены соответственно с 40 входом 25 второго операнда устройства, выход делителя 2 частоты соединен с вторыми информационными входами первого 3 и второго 4 коммутаторов .и с тактовым входом второго триггера 45

8 инверсный выход которого соединен с первым входом второго элемента

ИЛИ 23, выход первого коммутатора 3

< оединен со счетным входом первого суммирующего счетчика 10, разряд- S0 чые выходы которого соединены с пер-. выми входами элементов И группы 9, выход второго коммутатора 4 соединен со счетными входами вычитающего счетчика 5 и реверсивного счетчика 16, разрядные выходы которого соединены с входами второго дешифратора 20 нуля и, соответственно, со сдвигом на одну тетраду в сторону старших разрядов, с информационными входами вычитающего счетчика 5, разрядные выходы которого соединены с входами первого дешифратора 6 нуля, входы младшей тетрады вычитающего счетчика 5 соединены с шиной логического нуля, выход первого дешифратора 6 нуля соединен со счетным входом второго суммирующего счетчика 21, вторым входом второго элемента

ИЛИ 23 и с первым входом первого элемента ИЛИ 22, выход которого соединен с входом одновибратора 18 и с входом разрешения перезаписи вычитающего счетчика 5, выход второго элемента ИЛИ 23 соединен с тактовым входом первого триггера 7, инверсный выход которого соединен с управляющими входами элементов И группы 9, вторые входы которых соединены с разрядными выходами второго суммирующего счетчика 21, выход второго дешифратора 20 нуля соединен с третьим входом второго элемента ИЛИ 23, выход одновибратора 18 соединен с первым входом второго элемента И 19, входом установки в единицу первого триггера 7 и входом разрешения перезаписи делителя 2 частоты, выход второго элемента И 19 соединен с входом установки в ноль реверсивного счетчика 16, пусковой вход 14 устройства соединен со вторым входом первого элемента ИЛИ 22, входами разрешения перезаписи реверсивного счетчика 16 и регистра 24 и входами установки в ноль первого 10 и второго 21 суммирующих счетчиков и второго триггера 8, вход 13 режима деления устройства соединен с первыми управляющими входами первого 3 и второго 4 коммутаторов, вторым входом второго элемента И 19 и входом режима работы реверсивного счетчика 16, вход 12 режима умножения устройства соединен с вторыми управляющими входами первого 3 и второго 4 коммутаторов и с входом установки в ноль вычитающего счетчика, вход 17 первого операнда устройства соединен с информационным входом реверсивного счетчика 16, выходы элементов И группы 9 соединены с выходом 15 результата устройства, Устройство работает в режиме умножения или деления.

120855?

Режим деления задается потенциалом высокого уровня на входе 13 устройства и потенциалом низкого уровня на входе 12 устройства.

Режим умножения задается потенциалом высокого уровня на входе 12 устройства и потенциалом низкого уровня на входе 13 устройства.

При делении реверсивный счетчик

16 находится в режиме суммирования, который задается уровнем логической единицы с входа 13 устройства.

При умножении счетчик 5 находится в нулевом состоянии. В режиме деления на первые управляющие входы коммутаторов 3 и 4 приходит разрешающий потенциал с входа 13, и на выход коммутатора 3 проходят сигналы с выхода делителя 2, а на выход коммутатора 4 — импульсы с генератора 11.

В режиме умножения на вторых управляющих входах коммутаторов 3 и 4 находится разрешающий потенциал, на выход коммутатора 3 проходят импульсы с генератора 11, а на выход коммутатора 4 — сигналы с делителя 2.

Режим деления. Измерение начинается в момент прихода пускового ,импульса на вход !4 устройства. Этот импульс сбрасьвает счетчики 10 и 21 в нулевое состояние, в реверсивныч счетчик 16 заносится число А, в регистр 24 — число В. В вычитающий счет чик 5 число А записьвается умноженным на 10 так как младшая тетрада счетчика 5 соединена с шиной логического нуля устройства и запись происходит со сдвигом, В момент окончания пускового импульса по его заднему фронту срабатывает одновибратор 18, который сбрасывает реверсивный счетчик 16 и делитель 2 частоты в нулевое состояние и устанавливает триггер 7 в единицу. Элемент И открывается, и импульсы с генератора ll начинают поступать на дели— тель частоты. Коммутатор 3 начинает пропускать импульсы с делителя на счетчик 10, а коммутатор 4 — импульсы с генератора ll на счетные входы счетчиков 16 и 5. В реверсивном счетчике 16 импульсы суммируются, так как он при делении находится в режиме суммирования, а в вычитающем счетчике 5 вычитаются. В момент перехода содержимого счетчика 5 через ноль, дешифратор 6 нуля вырабатывает импульс, который переключает по счет5 !

О

45 ному входу триггер 7. На выходе группы

9 элементов И появляется результат вычисления. Счетчик 21 регистрирует один импульс, который означает, что результат измерения умножен на 10.

В случае, если делимое меньше делителя, то содержимое вычитающего счетчика 5 перейдет через ноль раньше, чем с выхода делителя 2 частоты поступит первый импульс. В момент перехода через ноль содержимого вычитающего счетчика 5 дешифратор 6 нуля формирует импульс, Этот импульс через элемент ИЛИ 22 производит запись содержимого реверсивного счетчика 16, умноженного на 10, в вычитающий счетчик 5 при этом в с етчике 5 окажется первоначальное число А, умноженное на 100) и осуществляет сброс делителя 2 частоты и реверсивного счетчика 16, Импульсы с генератора 11 продолжают поступать на счетчики 5 и 16, содержимое вычитающего счетчика 5 линейно убывает, а реверсивного счетчика 16 — возрастает. В момент перехода вычитающего счетчика 5 через ноль в реверсивном счетчике 16 находится первоначальное число А, умно женное на 100, а в момент перезаписи в вычитающем счетчике 5 окажется это число, умноженное на 1000, и т.д.

Число переходов вычитающего счетчика 5 через ноль запоминается в счетчике 21. В конце измерения это число покажет, на сколько умножен результат измерения (на 10, 100, 1000 и т.д.) . Перезапись с умножением продолжается до тех пор, пока содержи-. мое вычитающего счетчика 5 не станет больше числа В, в этом случае импульс с делителя 2 частоты устанавливает триггер 8 в единицу, запрет с элемента ИЛИ 23 снимается, в момент перехода вь|читающего счетчика 5 через ноль триггер 7 по счетному входу устанавливается в ноль, и измерение заканчивается.

Режим умножения. Измерение начинается в момент прихода. пускового импульса на вход 14 устройства. В регистр 24 и счетчик 16 заносятся числа В и А, счетчики 10 и 21 и триггер 8 устанавливаются в ноль.

В момент окончания пускового импульса по его заднему фронту одновибратор 18 формирует импульс, который устанавливает триггер 7 в еди(T1 о т) и у л а тт З g f> p Е V = . H И Я

У1ножительно-де тительное усгройсг-вО содерж:011ñ .е генер:1тор 1 а1< Гэвьгх

1ГМПУЛЬст)13: "1 -1 (Ея„ттасто 111 тЬтчн " ташщнй СЧЕ ГЧтлт,. 1Ерзытт СуММИрттшщнй

СЧЕТЧИК, ПЕРВЬтй . В тОРОй ТРИГГЕРЫ, гтЕРВЫЙ ЭЛЕМЕН Г И, ПСРВЬЬй ДЕШИфРаГОР ИУЛЯ s. РтиттУ .. тЕМЕНтОВ " И первый и второй коммутаторы, причем выход генератора тактсвьж имПУЛЬСОВ СОЕДИНЕН С ПЕРВЬтМ ВХОДтОМ ттЕР-„-,вого элемента И„выход которого соеДИНЕН С ИНфОРМгтдтИОЬ1НьтМ ВХСДОМ ПЕЛИтЕЛЯ Чаетатьт И С ПЕРВЬтын ИвфОРмационными входами первого и: второГО КОММУ 1ат ОРОВ !1 РВ" !E УПРЯВ.:1ятя щие входы первого я тз-.о-о о коммутаторов соединены т в., .ОЧО . — е. . та деления устройс тв а, щие входы первого и Hòîðîãо комм ттаторов соедине.ны с входом режть1а умно- .,: ÄI женчя устройства, в торые инфо рмацт.эн-

НЫЕ т3ХОДЫ ПЕРН ОГО Ч Б ТРРОГО Кт)M I; 1 в - тОров соед1111ены со счеткь1м входом первого суммирующего счетчика, р".ç; -— рядные вьптоды которого соединены соответственно с первыми входаьттт элементов И груттпы, вход второго коммутатора соединен со счетньп

ВХОДОМ ВЬГЧИтаЮЩЕГО СЧЕтЧИКа, ттаЗРЯq-. ные входы которого соединены ". вхсдами первого дешифратора нуля, пря.- мой выход первого триггера соединен с вторым входом первого э.леменРт 12085 ницу и сбрасывает делитель 2 частоты. Сброса реверсивного счетчика 1б не происходит, так как элемент И 19 закрыт потенциалоы низкого уровня с входа 13 устройства., Элемент И 1 открывается„ и импульсы с генератора 11 поступают на вход делителя 2 частоты. Коммутатор 3 пропускает импульсы с генератора ll на счетньгй вход счетчика 10, а коммутатор 4, 10 жтпульсы с делителя 2 частоты на вход счетчика 16 (в режиме умножения потенциал низкого уровня с входа 13 устройства задает в реверсивном счетчике 16 режим вычита- 15 ния) . В момент перехода реверсивногс счетчика 16 через ноль дешифратор нуля вырабатывает импульc, который сбрасывает триггер 7 через открытый элемент ИЗИ 23, Измерение закан= 20 чивается, и резуль RT формируется на выходе группы 9 элементов И, та И, вход установки в ноль первого суммирующего счетчика соединен с пусковым входом устройства, о т— личающеес я тем, что, с целью расширения области применения за счет обеспечения возможности деления меньшего числа на большее, в устройство введены второй суммирующий счетчик, второй дешифратор нуля, второй элемент И, реверсивный счеттттп, регистр, одновибратор и первый и

H второй элементы ИЛИ, причем пусковой вход устройства соединен с первьдт входом первого элемента ИЛИ, входом разрешения перезаписи регистра, входами установки в ноль второго суммирующего счетчика, триггера и вхо,дом разрешения перезаписи реверсивного счетчика, информационные входы которого соединены соответственно с входами первого операнда устройства, разрядные выходы реверсивного счетчика соецинены с входами первого ,.:,ешифратора нуля и с информационными входами со сдвигом на одну тетраду в сторону старших разрядов вычитающего счетчика, информационные входы младшей тетрады которого с.оединены с шиной логического нуля устройства, выход первого дешифратора нуля соединен со счетным входом второго сумМ"1РУ1ттЩЕГО СЧЕтЧИКа, С ВтОРЬтм ВХОДОМ первого элемента ИЛИ и с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом второго дешифратора пуля, инверсный выход второго триггера соединен с третьим входом второго элемента ИЛИ, выход которого соединен с тактовым входом первого триггера, инверсный выход когорого соединен с управляющими входами элементов И группы, выход первого элемента ИЛИ соединен с входом од:.-овибратора и с входом разрешения перезаписи вычитающего счетчика, выход одновибратора соединен с входом установки в единицу первого триггера, входом разрешения перезаписи делигеля частоты и лервым входом второго элемента И, второй вход которого сое,;тинен с входом режима деления устройства и с входом установки режима работы реверсивного счетчика выход второго элемента И соединен с входом установки в ноль реверсивного счетчика. счетньй вход которого соединен с выходом зторого коммутатора, разрядные выходы второго суммирующего

Составитель В.Гусев

Редактор Л.Веселовская Техред З.Палий

Корректор С.Шекмар

Заказ 289/58 Тираж 673

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4

7 1208552 Щ счетчика соединены с вторыми входами нены соответственно с входами второэлементов И группы, вход установки в го операнда устройства, разрядные ноль вычитающего счетчика соединен с выходы регистра соединены соответствходом режима умножения устройства, венно с управляющими входами делиинформационные входы регистра соеди- 5 теля частоты.