Цифровой интегратор для решения краевых задач

Цифровой интегратор для решения краевых задач

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) g @ G 06 F 7/64 (2 1) 3764583/24-24 (22) 02.07.84 (46) 15.02.86. Бюл. № 6 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) M.È.Ëåäîâñêîé (53) 681.32 (088.8) (56) Авторское свидетельство СССР № 328482, кл. G 06 F 7/64, 1972.

Авторское свидетельство СССР

¹ 568060, кл. G 06 F 7/64, 1977. (54)(57) ЦИФРОВОЙ ИНТЕГРАТОР ДЛЯ

РЕШЕНИЯ КРАЕВЫХ ЗАДАЧ, содержащий сумматор подынтегральной функции, регистр подынтегральной функции, три блока умножения, сумматор остатка интеграла, регистр остатка интеграла, два сумматора выходных приращений, два регистра выходных вариаций, ком.мутатор и два блока элементов И, причем вход приращения подынтегральной функции интегратора соединен с первым входом сумматора подынтегральной функции, второй вход которого подключен к выходу регистра подынтегральной функции, информационный вход которого соединен с выходом сумматора подынтегральной функции, вход приращения времени интегратора подключен к первым входам первого, второго и третьего блоков умножения, выход первого блока умножения соединен с первым входом сумматора остатка интеграла, выход которого соединен .с информационным входом коммутатора, первый выход которого соединен с выходом приращения интеграла интегратора, а второй — с информационным входом регистра остатка интеграла, выход которого соединен с вторым входом сумматора остатка интеграла и первыми входами первого и второго сумматоров выходных приращений, выход второго блока умножения соединен с вторым входом первого сумматора выходных приращений, выход которого соединен с первым входом первого блока элементов И, выход которого соединен с выходом первой вариации интеграла интегратора и информационным входом первого регистра выходных вариаций, выход которого соединен с третьим входом первого сумматора выходных приращений, выход третьего блока умножения соединен с вторым входом второго сумматора выходных приращений, выход которого соединен с первым входом второго блока элементов И, выход которого подключен к выходу второй вариации интеграла интегратора и информационному входу второго регистра выходных вариаций, выход которого соединен с третьим входом второго сумматора вы,ходных приращений, вход управления выделением приращений интегратора подключен к управляющему входу коммутатора и. вторым входам первого и второго блоков элементов И, о т л и ч а ю шийся тем; что, с целью повьпаення быстродействия за счет более точного вычисления вариаций, он содержит элемент задержки .и два сумматора вариации подынтегральной функции, выход сумматора подынтегральной функции через элемент задержки соединен с вторым входом первого блока умножения, первый и второй входы первого сумматора вариации подынтегральной функции соединены соответственно с первым и вторым входами вариаций подынтегральной функции, а выход — с вторым входом второго блока умножения, третий и четвертый входы вариаций подынтегральной функции интегратора соединены соответственно с первым

1211712 и вторым входами второго сумматора вариации подынтегральной функции, выход которого соединен с вторым .входом третьего блока умножения.

Блок элементов И (Фиг.3) состоит из элемента И 34, входной шины 35 неквантованной суммы "f„,х;+, +

0(q х;) (ч„,х;+, + 0(ъ x;), 45

Изобретение относится к цифровой вычислительной технике и может быть ,,использовано при разработке цифровых интегральных машин, предназначенных для решения краевых и вариационных э адач °

Целью изобретения является повышение быстродействия за счет более точного вычисления вариаций.

На фиг. 1 представлена структур- 10 ная схема интегратора; на фиг. 2— то же, коммутатора; на фиг. 3 — то же, первого и второго блоков элементов И", на фиг. 4 - график, поясняющий принципы работы устройства. 1S

Интегратор (фиг.1) состоит из сумматора 1 падынтегральной функции, первого 2 и второго 3 сумматоров вариаций подынтегральной функции, сумматора 4 остатка, первого 5 и второго 6 сумматоров выходных приращений, регистра 7 подынтегральной функции f,;, регистра 8 остатка интеграла, первого 9 и второго 10 регистр в выходных вариаций, первого 25

11, второго 12 и третьего 13 блоков умножения, коммутатора 14, блоков элементов И 15, 16, элемента задерж-., ки (на один такт) 17, входных шин

18-23 приращений и вариаций подын- 30 тегральной Функции и выходных шин 24, 25, 26 приращения интеграла и вариаций интеграла.

Коммутатор 14 (Фиге2) сОстОит из элементов И 27, 28, элемента НЕ 29, входной шины 30 неквантовой суммы

v х ° + 0(ч. х, ), выходных шин 31, 32 квантованного приращения -v х;„ и остатка 0(v x;,, ) соответстленчо и шины 33 потенциала выделения прира щения, выходной шины 36 вариации интеграла v„x,.„. (Р„x;Д ) и шины 33 потенциала выделения приращения. данный интегратор позволяет находить решение задачи Коши для системы дифференциальных уравнений, записанной в нормальной форме, и одновременно две его вариации V„ x;, и V х;, относительно возмущения на90 1н чальных условий х и у соответствене ь но, что обеспечивает повышение скорости решения краевых задач по сравнению с цифровым интегратором функции одной переменной.

ТОчное значение вариации интеграла ч,. < = х(с, x- + vx y)

ХО 1, о oь — х (t;x у ), вызываемой возмущением начального условия х на величину,ч х, равное сумме площадей геоо метрических фигур, каждая из которых (фиг.4) ограничена ординатами

9„, f, V f;„, отрезком аб;сциссы ч t и соответствующим отрезком кривой вариации подынтегральной

Функции V„ f = f(t, х, + V ху,)— Е(с,х,у ). В известном интеграторе площади указанных фигур вычисляютья приближенно в виде проиэведе» ния v Е t, что равно площади пряХь « моугольника со сторонами Vx Е;, v t, а оставшаяся часть площади фигур составляет погрешность вычислений на одном шаге интегрирования. Аналогично — для вариации интеграла х . относительно возмущения о >+< начального условия у на величину ъy *

Повышение точности вычислений в данном интеграторе обусловлено тем, что введенные блоки позволяют скорректировать значения вариаций интеграла V х х., и ч х;„, вычисляемые в прототипе на величины

2 ()I н1 х с1 "" 2 50 1+1

3 — 9> f 1 Vt соответственно. В геометрической интеграции, последнее означает вычисление на каждом шаге интегрирования дополнительных площадей геометрических фигур, показанных на фиг. 4 штриховкой, что существенно снижает погрешность вычислений.

Работа интегратора на (i+1)-ом шаге интегрирования происходит следующим образом.

В сумматоре 1 приращение подынтегральной функции 1 f, складывается с ее значением f; „, поступающим из регистра 7, и новое значение

Х; записывается в тот же регистр.

Кроме того, значение f через элемент задержки (на один такт) 17 поступает на блок 11, где оно умножается на приращение Ч t.

Полученное произведение 7 g t

1 поступает на сумматор 4, где оно складывается с остатком О(v х ° ), 1 поступающим из регистра 8. Ыз образованой суьачы 7 х;„ + О(9 х ) в коммутаторе 14 выделяется квайтованное приращение Ъ х; „, поступающее на выходную шину 24 и новый остаток 0(9 х, ), записываемый в

1+ регистр 8. Одновременно с формированием значения подынтегральной функции f в сумматорах 3 и 2 образуются суммы ее вариаций

1211712

1 1 (ч„,, + V> f. и (, f. +

М М 2 "о

+ V> Г „ соответственно. Умножение на коэффициент †. здесь обеспе2

- чивается за счет задержки на один такт величины f,, в элементе 17. Полученные суммыс сумматоров 2 и 3 поступают в блоки ",2 и 13 соответ1п .ственно, где они умножаются на при1 ращение g t. Произведения (v f, +

Мо

+Я„ f )at и — (9 f. +

"о 2 10 1

+7 f ) 9t с блоков 12 и 13 пос 5 тунают на сумматоры 5 и 6 соответственно где они складываются с остатком 0(V х ), поступающим из регистра 8, и. вариациями V„ x; и с7 х., поступающими из регистров 9 и 1О со2б ответственно. В блоках 15 и 16 из полученных сумм выделяются квантованные вариации интеграла Ч„ х ° и 7, х;„, поступающие на выходные шины 25, 26 и в регистры 9, 10 соответственно.

В предлагаемом интеграторе за

i счет усреднения ординат вариаций

ЗО подынтегральной функции порядки погрешностей составляют g х (1:), чу (я а)з, так как sTo соответствует переходу на формулу трапеций. z»> 2

1211712

4+1 Рог.

Составитель А.Чеканов

Редактор Н.Швыдкая Техред Л.Микеш . Корректор Л.Патай

Заказ 640/52 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 . Филиал ППП "Патент", г.ужгород, ул.Проектная, 4