Устройство для управления системой обегающего контроля

Устройство для управления системой обегающего контроля

Иллюстрации

Показать все

Реферат

 

121! 72 1 выход хоч" рой вход которого подключен к вхо-ду разрешения выдачи блокa логического умножения, выход элемента И подключен к входу сброса триггера, вход данных которого подключен к шине логической единицы, вход начальной установки триггера подключен к

Изобретение относится к вычислительной технике и может быть исполь-зовано для решения логических задач по. временным булевым функциям в устройствах управления и автоматики.

Цель изобретения — сокращение обь. ема аппаратуры.

На чертеже приведена структурная схема устройства.

Устройство содержит блок 1 формирования контрольной информации,, сое. стоящий из генератора 2 импульсов и узла 3 памяти;дешифратор 4;входные элементы И 5 - 9 группы;выходные элементы

И 10-13 группы, элемент ИЛИ 14,, бло..

15 логического умножения, состоящий из схемы 16 сравнения, элемента

И 17 0 -триггера l8.;- реле 19 времени;узел 20 памяти; элемент 21 задержки.

Устройство работает следующим образом.

Производится начальная установка всех элементов в исходное состояние цепь начальной установки не показана), при этом О -триггер 18 устанавливается в единичное положение, а на выходе блока 15 разрешающий потенциал„ Информационный 0 -вход З -триггера 18 подключе;: к логической единице.

Генератор 2 импульсов блока 1 вырабатывает импульсы, которые. поступают на узел 3 памяти блока контрольной информации, в ячейках которого последовательно по адресам записаны команды, состоящие из адреса входного и выходного элементов

И и признака инвертирования входной переменной. Дешифратор Й преобразует код выбранного адреса в у равляющий сигнал, подаваемый па входы соответствующих элементов И 5-13. Од- новременно сигнал признака ипвертивходу панельной устаповкп устройства, вход синхронизации триггера подключеп к входу установки блока логическorо умпожепия триггера подключен к выблока логического ум о „e ровапия входН переменкой подается па первый вход -".õå!ü! 16 сравнения.

;.хop, t;>!e перемен -ые,. закод яро,аппые цифрами C и "1", поступают па вхо-. ды элементов И 7 и 8 си темь:: обегаю.щего коптроля или пепосредствеппс с датчякрв .

Наряду с входными переменными на вход элемен. И подаетс"". сигнал и выхода реле 19 времени, на вход элемена И б — с выхода узла 20 памяти. По сигналу с дешифратора отк1зывается один из входных элемен-.ов 4 7 и 8, входная переменная через элемент KIN постуг!ает па второй вход схемы 16 сравнения. Гсли

=;:..одпая переменная совпадает с си"палом ииизпака инвертирования Вход

° ой переменной, то на вьгходе схемы 6 сравнения образуется разрешающий потенциал, который поступает пе первый вход элемента И 17:

С выхода генератора 2 импульсов м-.-:„-.,ульс через элемен" 21 задержки, обеспечивающей исключение влияния разброса параметров срабатывания элементов>поступает ца второй вход элемента И !7. П.зи наличии разреша-ощэго -o rепциала па первом входе зпемепта Ы 17 импульс. устанавливает

0-:-г>и rep 18 н нулевое состояние.

:"сли входная переменная не ссвпадает с сигналом признака инвертирования входной переменкой то на перво- ьходе злемен;а li 17 — запрещающ-!. . потенци,.- и импульс с элемента

21 задержки пг D-триггер 18 í- aoç,=,"- тствуе", -,.e, па выходе бгока 15 лс-ического умножения сохраняется иззрешаюший потенциал.

Так,;;p! решег.ии конъюнкции, сос.тоящей из и числа переменных, при соответствии входной переменной и !,"ðè. ::,H:-!êà инвертирования .входной пе

1211723

Г

I 1 (" . I

С ос тав и тель C . К урош

Редактор Н.Швыдкая Техред Т.Тули«Корректор Л„Пилипенко

Заказ 641/53 Тираж 673 Подпис: ое

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Раунская наб., д. 4/5

Филиал ППП "Патент", г.Ужгород, ул,Проектная,4 ременной D-триггер 18 в нулегое состояние не устанавливается, а остается в единичном.

После окончания решения к .ньюнкт; ции, определяемого значением первого разряда кода адреса, по команде с узла 3 памяти открывается один из выходных элементов И 10-13 и на выходах появляется сигнал результата логического умножения, выполненный схемой

16 сравнения и элементом И 1? над

D-триггером 18.

При решенчи следующей конъюнкции первый разряд кода адреса блока 1 устанавливается в исходное состояние и своим фронтом устанавливаетcя

D-триггер 18 в единичное состояние.

Описанным способом проверяются все элементарные произведения, составляющле функцию. и если хотя бы одно из них равно "1", то на вькодах элементов И 10-13 появляется сит нал, включающий исполнительное устрой-.òâî °

Реле 19 времени позволяет производить решение функций в реальном масштабе времени.

Узел 20 памяти используется для

10 хранения каких-либо решенных функций (частей функций), которые могут быть применены для решения других функций.

Таким с бразом „ введение новых

1„ блоков позволяет уменьшить объем аппаратуры н повысить надежность работы устройства за счет уменьшения количества разрядов при вычислении конъюнкции,