1211731 - Многоканальный сигнатурный анализатор

Многоканальный сигнатурный анализатор

Иллюстрации

Показать все

Реферат

Изобретение относится к вы числительной технике и предназначено для поиска неисправностей в аппаратурных , средствах цифровой вычислительной техники, в том числе для анализа выходных последовательностей при тестовом контроле многовыходньк цифровых узлов ЭВМ. Целью изобретения является повышение быстродействия анализатора. Для обеспечения данной цели анализатор содержит и D - триггеров, где п - число входов анализатора, п сумматоров по модулю два, группу из п элементов И, группу из fi элементов 2И-ИЛИ, два блока переключателей, блок из h - разрядных регистров сдвига , группу из п триггеров, элемент ШШ и элемент индикации. Вновь введенные элементы и связи устройства позволяют по частным сигнатурам одноканальных последовательностей получать результирукщуп снгнатуру многовыходного цифрового узла, a за счет введения режима произвольной коммутации частных сигнатур обеспечивается быстрая диагностика контролируемого узла с точностью до вы- ;хода. 1 з.п.ф-лы, 3 ил. СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) (5g 4 G 06 F. 11/00 (21) 3794112/24-24 (22) 16.07.84. (46) 15.02.86.Бюл.й 6 (71) Минский радиотехнический институт (72) В,Н.Ярмолнк, В.И.Фомич, В.Н.Борисов, Н.В.Шмарук и А.И.Подгорский (53) 681.3 (088.8) (56) Заславский В.И . и др. Многоканальный сигнатурный анализатор для проверки многовыходных цифровых устройств. - Вопросы радиоэлектроники, серия ТПО, вып.1, 1982, с.114-1.19..

C0MPC0N Spring 83, 26IEEE Comput

Soc, I nt. Conf. San-Francisko, Calif, Febr.28-March 3. 1983. Dig.

Рар..рр.440-445. (54 ) МНОГОКАНАЛЬНЫЙ СИГНАТУРНЫЙ АНА-.

ЛИЗАТОР (57) Изобретение относится к вычислительной технике и предназначе- но для поиска неисправностей в аппаратурных средствах цифровой вычислительной техники, в том числе для анализа выходных последовательностей при тестовом контроле многовыходных цифровых узлов ЭВМ. Целью изобретения является повышение быстродействия анализатора. Для обеспечения данной цели анализатор содержит п 0 - триггеров, где в вЂ” число входов анализатора, h сумматоров по модулю два,-группу иэ 11 элементов И, группу иэ элементов

2И-ИЛИ, два блока переключателей, блок иэ h ----разрядных регистров сдви-га, группу из и триггеров, элемент ИЛИ и элемент индикации. Вновь введенные элементы и связи устройст- ф ва позволяют по частным сигнатурам одноканальных последовательностей получать результирующую сигиатуру многовыходного цифрового узла, а эа счет введения режима произвольной коммутации частных сигнатур обеспечивается быстрая диагностика контролируемого узла с точностью до вы,хода. 1 з.п.ф-лы, 3 ил.

1211731

Изобретение относится к вычислительной технике и предназначено для поиска неисправностей в аппаратурных средствах цифровой вычислительной техники, в том числе для анализа выходных последовательнос. тей при тестовом контроле многовы ходных цифровых узлов ЭВМ.

Цель изобрЕтения 1- повышение быстродействия анализатора.

На фиг.1 изображена функциональ3 ная. схема предлагаемого многоканаль ногЬ: сигнатурного анализатора для и 4; на фиг.2 вЂ” функциональная схе

;ма блока синхронизации многоканаль ного сигнатурного анализатора; на фиг ° 3 - временная диаграмма функцио-. нирования блока синхронизации.

Многоканальный сигнатурный анали" затор содержит блок 1 синхронизации, и 3 - триггеров 2, и сумматоров 3 по модулю два, группу из элементов И 4, группу из h элементов 2И-ИЛИ 5, блоки 6, 7 переключателей, блок 8 и вЂ” разрядных регистров сдвига, группу из h ТвЂ” триггеров 9, элемент ИЛИ 10 и элемент 11 индикации.

Блок синхронизации содержит генератор 12 тактовых импульсов, счетчик 13, три элемента 14,15,16 задерж" ки, элемент ИСКЛЮЧАЭЯЦЕЕ ИЛИ 17, пять элементов И 18-22, элемент

-HE 23, R5 вЂ” триггер 24, два элемента ИЛИ 25, 26, вход 27 запуска анализатора, а также семь выходов

28-34.

Количество Э вЂ” триггеров 2 определяется максимальным количеством входов сигнатурного анализатора, т,е. величиной и . Количество элементов

И 4, элементов 2И-ИЛИ 5, тумблеров блоков 6 и 7, регистров сдвига блока 8, Т вЂ” триггеров 9, а также количество входов элемента ИЛИ 10 равняется 11 . Элемент 11 индикации состоит из лампочки индикации и ограничительного сопротивления, причем лампочка загорается нри подаче на нее высокого потенциапа, эквивалентного ло-, гической единице.

На фиг.2 приведена функциональная схема блока 1 синхронизации, позволяющего организовать анализ последовательностей данных, состоящих из

10 символов на сигнатурном анали" заторе, для которого deg q (х)

4, т,е.. и 4. Для других значе50

45 ний 2 и и блок 1 синхронизации отличается только количеством разрядов счетчика 14 и связями элементов 23 и 18, которые определяются кодами величин P. и и . Так, для E = 10 и

11 = 4 связи элемента 23 с разрядами счетчика 13 определяются двоичным кодом величины Р = !00 !, т.е. кодом 1 0 1О1,! °

Таким образом, для кода 1 = 10 10 на входы элемента 23 заводятся единичные выходы второго и четвертого разрядов счетчика 13 и нулевые выходы первого и третьего разрядов. Связи элемента 18 определяются двоичным кодом величины 0+и+1, для Р = 10 и я = 4 получаем код 1111, т,е. на входы элемента И 18 подключены единичные выходы всех четырех разрядов счетчика 13.

Блок 1 синхронизации формирует временную диаграмму на выходах

28-34 (фиг.3).

При подаче сигнала "Пуск" на вход

27 анализатора на выходе элемента

ИСКЛЮЧАИЩЕЕ ИЛИ 17 формируется единичный импульс, длительнбсть которого определяется временем 4g задержки элемента 15 задержки. Через время, > на втором входе выходного элемента ИЛИ-НЕ генератора 12 тактовых импульсов формируется нуле" вой сигнал, который инициирует его работу. Под действием единичного импульса, сформированного на выходе

34 блока синхронизации, счетчик 13 устанавливается в нулевое состояние, а Ю вЂ” триггер 24 устанавливается в единичное состояние, На втором .выкоде 29 блока формируется последовательность из и + f импульсов, причем на выходе генератора !2 тактовых импульсов формируется (п + 2 + 1)-й импульс. (8+ 1) -й импульс блокируется на элементе И 20 за счет нулевого уровня, сформированного на ,выходе элемента 23 под действием

Р тактовых импульсов.

На третьем 30 и четвертом 31.вы ходах блока 1 синхронизации формируются логические уровни соответственно единицы и нуля под действием одиночного импуль са, сформированного на выходе элемента 17 ИСКЛ10ЧАЮЩЕЕ ИЛИ 17. Под действием (2 + 1)-го импульса, кщеляемого на элементе 21, Ц5 вЂ” триггер 24 устанавливает :

О 1 О

1 О 1

3 к, = о о

О 1 О

О О

° 1

7, I

1 г

b»

1 1 1

О О 1

О з 12 ся в нулевое состояние. Таким образом, на третьем выходе 30 блока 1 формируется нулевой уровень, а на четвертом выходе 31 вЂ” единичный.

На пятом выходе 32 блока 1 формируется последовательность из и импульсов путем объединения на элементе И 22 временных диаграмм, сформированных на втором 29 и четвертом 31 выходах блока 1.

На шестом выходе 33 блока 1 .формируются два импульса: (г + 1) -й, t

Z 1 О 1 О

Z = 1 1 1 1 определяются эталонные одноканаль.ные сигнатуры путем свертки последовательностей Z» = Е< на одноканаль- ном сигнатурном анализаторе с тем же характеристическим номиналом, что и у многоканального анализатора.

Для последовательности Е» процедура получения одноканальной сигна- . туры 6» имее г следующий вид: а, а а> .а4

11731 4 полученный на выходе элемента И 21, и (0 + N.+ 2) -й, который формирует. ся из (0 + h+ 1) -го путем задержки его на один такт на элементе задерж. ки 16.

Устройство работает следующим образом.

Перед началом работы для проверяемого цифрового узла, имеющего, напри10 мер, четыре выхода, на которых формируются следующие эталонные последовательности данных:

О О О О О

О О О О О 1,,где а,, az, а, а4 - содержимое элементов памяти одноканального сигнатур ного анализатора.

Согласно приведенной временной диаграмме, 5» 1100. Подобным образом можно показать, что 5г 0001, 83= 1000, бф 1001.

Значение сигнатуры б» эаписывает30 ся на первый регистр блока 8, выход которого подключен к первому элементу 2И вЂ” ИЛИ, значения Вг, 53, 5, записываются на второй третий и четвертый регистры

З5:блока 8.

Предположим, что на выходах проверяемого цифрового узла формируются последовательности » -Е без иска40 жений.

При подаче сигнала Пуск" на вход 27 запуска анализатора и при формировании единичных сигналов на

4 всех выходах блока 7 на З триггерах блока 2 в течение первых Р 10 тактов формируется сигнатура 5»,г,3,4 из четырех последовательностей » »1 г 43 f °

Последовательность состояний Э. триггеров блока 2 имеет следук»щий вид:

1211731

0 0

1 1 0

0 1

1 0 1

0 1 1 1

0 1

0 0

1 0

1 0 0

1 0 0 1

1 0 0

0 0 1 1 где Ь,, Ъ,, Ъ,, Ъ вЂ” состояния ЭвЂ” триггеров блока 2.

Под действием Г 10 импульсов, пос гупающнх на С-входы 7 вЂ” тригге- 20 рОВ 2 формЦруется сигнатура 5,2 3 4 вЂ” 1001. Далее под действием первого импульса, сформированного на шестом выходе 33 блока 1 синхронизации, сигнатура 5,, 1001 эапнсывает25 ся на Т вЂ” триггере блока 8, так как йредварительно содержимое Ттриггеров равнялось 00000. На третьем 30 и четвертом 31 выходах блока 1 значение ло- ЗО гических уровней меняется на противоположное (фиг.3) таким образом, что на входы элементов И блока 4 подключаются выходы блока 8 че1 0 ) ) В результате на 2 - триггерах бло45 ка 2 формируется 5,д - эталонная сигнатура четырех последовательностей,, 4, Z» 24 . Значение 61, 1001, хранимое на

Т - триггерах блока 9, суммируется

50 по модулю два (поразрядно) со значением 5 „ р р 1001 под дейстэ вием второго импульса, сформированного на шестом выходе 33 блока 1.

Рр << %4 ° сэ 55 их поразрядная сумма по модулю два, сформированная на Т - триггерах, представляется кодом 0000, который

1 0 0 1 рез элементы блока 5, а на входы анализатора - Е,, 7, Е

На регистрах сдвига блока В хранятся эталонные одноканальные сигнатуры. Под действием последующих n = 4 импульсов, формируемых по выходам

29 и 32 блока 1, содержимое регист» ров блока 8 последовательно подается на вторые входы сумматоров 3 по модулю два. Учитывая, что предварительно на регистры блока 8 были записаны значения сигнатур Gq >z, 5 и 54, а все D вЂ” триггеры блока 2 были обнулены по заднему фрон

ty второго импульса, поступающего с первого выхода 28 блока 1, временная диаграмма состояний элементов памяти блока 2 имеет следующий вид . о, ), b4

0 1 0 1

1 0 1 ) формирует на выходе элемента ИЛИ 10 уровень логического нуля, для которого лампочка элемента 11 индикации не загорается, что свидетельству ет о том, что в последовательностях

3„ Zz ., "g р с бОльшОЙ веРОЯт» ностью ошибки не возникли.

Рассмотрим функционирование многоканального сигнатурного анализатора для случая определения неисправности цифрового узла с точностью до его выхода.

Предположим, что возникшая неис правность цифрового узла, имеющеь

1 1

О О

О .

1. О

0 1

7 !2 го четыРе выхода Е», 2г Zç Е4 ,проявилась .в изменении эталонной пос. ледовательности Z таким образом, что вместо последовательности

= 0011000001 формируется последо( вательность Е = 0000000000, которая инициируется, например, путем закора. чивания выхода 2< на нулевой уровень цепи питания.

На первом этапе исследования цифрового узла проверяется соответствие сигнатуры 5», сформированной из всех выходных последовательЕг Еэ Е4

0 О О

Значение сигнатуры !»д э 4 = 0111 °

Далее под действием первого импульса, сформированного на шестом выходе 33 блока 1, сигнатура записывается на Т вЂ” триггеры блока 9, В последующие и= 4 такта на

Р - триггерах блока 2 формируется сигнатуры 5 „„ > < 1001, так как на все элементы И 4 подан разрешакиций потенциал;

Поразрядная сумма по модулю два

Э сигнатур » а. у 4 H 5».г, э, сфор мированная на Т вЂ” триггерах блока 9, равняется 1110, следовательно, на выходе элемента ИЛИ 10 сформирован единичный уровень, под действием которого лампочка индикации элемента .11 загорается. Загорание лампочки свидетельствует о том, что б, 4=

»»,3,4 фЬ,,, т.е. в цифровом узле присутствует неисправность, которая проявляется на выходах.

Полученная сигнатура 8»д э < свидетельствует только о том, что неис1173) 8 ностей E»,, X, Z, Х и эталонной сигнатуры Б», э 4 Для этого с блока 7 на входы всех элементов И 4 подается разрешающий потенциал.

Далее путем подачи сигнала "Пуск" на вход 27 запуска анализатора обнуляется содержимое блоков 2,9 и 13, после чего в течение Г 10 так-!

О тов Формируется значение сигнатуры на элементах памяти блока 2, Состояния элементов памяти блока 2 при этом имеют вид

Ь» b Ь

35 правность присутствует в цифровом узле и транспортируется на его выходы. Информацию о том, на каких выходах проявляется неисправность

Э получить на основании значения

+ невозможно, поэтому возникает необходимость диагностики неисправности с точностью до выхода цифрового узла.

Первым шагом при выполнении проце45 цуры диагностики является проверка факта возникновения ошибки на первом и втором выходах цифрового узла. Для этого на первый и второй элементы И 4 с блока 7 . подаются еди50 ничные сигналы, а на третий и четвертый элемент 4 И - нулевые. При этом на первые два сумматора по модулю два подаются последовательности 1 » и Rz а на третий и четвер55 тый сумматоры по модулю два - нулевые последовательности с выходов .элементов И 4. После подачи сигна- ла "Пуск" в течение P 10 первых

1211731 10

Состояния элементов памяти блока 2 при этом имеют вид

b, Ь Ь

Ь„

О.

0 0

1 0

0 0

0 О

0 0

Ь1

Ьг

0 0 0

1 0 0 0

Поразрядная сумма по модулю два э сигнатур б, г и 5 1 г, сформированная на Т вЂ” триггерах блока 9, равна

0000. При этом лампочка индикации

11 не загорается, что свидетельствует о том, что последовательности . данных Z и Х с большой вероятностью соответствуют эталонным.

Другими словами, неисправность, возникшая в цифровом узле по первым двум его выходам Z, и Z не выявляется. Учитывая тот факт, что сигнатура 1,, не соответствует эталонной, а 5 соответствует, можно заключить, что последовательность нли нли обе вместе отличны от эталонных.

0 1 0

0 0

0 тактов на элементах пямяти блока 2 формируются значения сигнатуры 5,г .

Е z„

Значение си гна туры 6 = 0101 .

Далее под действием первого импульса, сформированного на шестом выходе блока 1, сигнатура 6, г записывается на Т - триггеры блока 9.

В последующие h = 4 такта на 7вЂ” г 0 1 0 0

0 0 0 0

0 1 0 1 триггерах блока 2 формируется значение сигнатуры 5 1,г = 0101 как

J результат сжатия на сигнатурном . анализаторе значений 1, и 5г согласно следующей временной диаграмме в ю

0 1 0 1.

Для проверки соответствия последо:4О вательности Е эталонной только не. третьем выходе блока 7 формируется разрешающий единичный потенциал.

При этом на первый, второй и четвертый элементы блока 3 подаются

45 нулевые последовательности, а на тре тий вход - последовательность Еэ .

После подачи сигнала "Пуск" в течение К = 10 первых тактов на элемен.

5О тах памяти блока 2 формируется значение сигнатуры 5 j . При этом в общем случае 5; Ф 5;,1=,, и соответ" ственно 5 Ф 5 . Состояния элементов памяти блока 2 для случая получения .

55:5, имеют следующие значения:

Ь1 Ьг Ьз Ь4

1211731

)г

0 0

0 0 0

1 0

Ь4 ь, Ь Ь

0 0

0 0 0

0 0 1

Таким образом, значение сигнатус4 ры б = 0010. Далее под действием ,первого импульса, сформированного на шестом выходе блока 1, сигнатура

5 записывается на Т - триггерах блока 9. В последующем и = 4 такта

0 0 . 0 0

0 0 0 0 0 0 0 0

0 0 1 0

Поразрядная сумма по модулю

М 9 два сигнатур б и Бз, сформированная на Т вЂ” триггерах блока 9, равна 0000.

При этом лампочка индикации не загорается, что свидетельствует о том, что последовательность данных соответствует эталонной. Учитывая, что сигнатуры S,д и 5 соответствуют эталонным, а сигнатура

61,,,, не соответствует, можно заключить, что возникшая неисправность н цифровом узле проявляется по его четвертому выходу. Таким образом, в результате сравнения сигнатур б, Э % 9

1 с б,,, и 5 3 с 5 3 Bo3HHKmBH неисправность локализована с точностью до выхода цифрового узла.

Формула изобретения

1. Многоканальный сигнатурный анализатор, содержащий блок синхронизации и Р - триггеров, где П вЂ” число входов анализатора, и h суммато0 0 на Э - триггерах блока 2 формируется значение сигнатуры = 0010 как

20 результат сжатия на сигнатурном анализаторе значения согласно следующей временной диаграмме: ров по модулю два, причем первый вы35

5 ход блока синхронизации подключен к входам установки в нуль Ю - триггеров, синхровходы которых объединены и подключены к второму выходу блока синхронизации, выход i -го (i

40 = вЂ” 1, n) сумматора по модулю два соединен с информационным входом -ro вЂ” триггера, выход j -го (j 1, п-1 ) - триггера соединен с первым входом (j + ) ) вЂ” го сумматора по моду45 лю два, выход п вЂ” го Э - триггера соединен с первым входом первого

Р сумматора по модулю два и с третьими. входами сумматоров по модулю два в соответствии с ненулевыми коэффи50 циентами характеристического полинома, отличающийся тем, что, с целью повышения быстродействия анализатора, в него введены группа из )) элементов И, группа из а

55 элементов 2И-ИЛИ, два блока переключателей, блок из IE - разрядных реГистров сдвига, группа нз т - триг герон, элемент ИЛИ, элемент индика13

12 ции, причем первые входы первых и вторых элементов И всех элементов

2И-ИЛИ подключены соответственно к третьему и четвертому выходам блока управления, вторые входы, первых;эле ментов И элементов 2И-ИЛИ являются информационными входами анализато-, ра, а вторые входы вторых элементов И элементов 2И-ИЛИ соединены с соответствующими выходами блока

as h вЂ” разрядных регистров сдви«

ra информационные входы которого соединены с соответствующими выходами первого блока переключателей, а управляющий вход блока иэ n вЂ” раз" рядных регистров сдвига. соединен с пятым выходом блока синхрониза- . ции, выходы элементов 2И-ИЛИ сое-, динены с первыми входами соответствующих элементов И, вторые входы которых подключены к соответствующим выходам второго блока перекl лючателей, выход t - ro элемента И подключен к второму входу a - - ..го сумматора по модулю два, выходы

D- триггеров соединены с информационными входами соответствующих

- триггеров, выходы которых соединены с входами элемента ИЛИ, выход которого подключен к входу элемента индикации синхровходы и входы .установки. 1 - триггеров соединены соответственно с шестым и седьмым выходами блока синхронизации.

2. Анализатор по п.1, о т л ич а ю шийся тем, что блок сикх рониэации содержит генератор тактовых импульсов, счетчик, три элемента задержки,. элемент ИСКЛЮЧАЮ-.

ЩЕЕ ИЛИ, пять элементов И, элемент

И-НЕ, И - триггер и два элемента ИЛИ, причем вход запуска анализатора соединен с первым входом элемента ИСКЛЮЧАИЗЦЕЖ ИЛИ, через первый элемент задержки с первым управляю11731 14 щнм входом генератора тактовых им- пульсов и через второй элемент задержки с вторым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход элемента

HCKJII0×A1a11EE ИЛИ соединен с входом сброса счетчика, 5 - входом Кбтриггера, первым входом первого элемента ИЛИ и является сдвиговым выходом блока, прямые и инверсные

>р разрядные выходы счетчика соединены с входами элемента И-НЕ в соответствии с двоичной записью числа

Я, где К - длина анализируемой последовательности, и с входами пер" вого элемента И в соответствии с двоичной записью числа (1 + h + 1), где n вЂ” число входов анализатора, выход первого элемента И соединен с первым. входом второго элемента И

2б и с вторым управляющим входом генератора тактовых импульсов, выход . .которогс соединен с первыми входами третьего и четвертого элементов

И и со счетным входом счетчика, вы25 ход элемента И-НЕ связан с вторым инверсным входом четвертого элемента И и вторым входом третьего элемента И, выход которого подключен к первому входу пятого элемента И, 30 через третий элемент задержки к второму входу второго элемента И и является вторым выходом блока, выход четвертого элемента И соединен с вторым входом первого элемента ИЛИ, R - -входом Ю вЂ” триггера и первым входом второго элемента И, а выход второго элемента ИЛИ является шестым выходом блока, выход первого элемента ИЛИ является первым выхо4О дом блока, прямой выход RS вЂ” триггера является третьим выходом блока, инверсный выход R5 - триггера.соединен с вторым входом пятого элемента И и является четвертым выхо4 дом блока, выход пятого элемента И является пятым выходом блока.

1211731

Составитель t; Старддд.щ

Техред Т.Тулик Корректор М.Самборская

Редактор Н.Швыдкая

Филиал ППП "Патент", г.Ужгород, ул, Проектная, 4

Заказ 64!/53 . Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Многоканальный сигнатурный анализатор

Патент 1211731