Устройство для контроля оперативной памяти

Устройство для контроля оперативной памяти

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧ ЕСНИХ

РЕСПУБЛИК

„„SU„„ 2»S09 (5>)4 О 1) С 29/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21)3746650/24-24 (22)04.04.84 (46)15.02.86. Бюл. Ф 6 (71) Всесоюзный ордена Трудового

Красного Знамени научно-исследовательский, проектно-конструкторский и технологический институт релестроения (72) Г.Х. Новик, А.В. Гринштейн и С.В. Сергеев (53) 681.327.6(088.8) (56) Электронная промьппленность, 1977, N 2, с. 20-24.

Авторское свидетельство СССР

М 947913, кл. G 11 С 29/00, 1980. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

ОПЕРАТИВНОЙ ПАМЯТИ, содержащее скгнатурный анализатор, информационный вход которого является входом устройства, а синхровход подключен к выходу генератора и синхровходу первого счетчика, дешифратор, о т л ич а ю щ е е с я тем, что, с целью повьппения достоверности контроля, в него введены триггер, второй и третий счетчики, первая и вторая группа сумматоров по модулю два, сумматор по модулю два и блок формирования данных, причем первый и второй выходы первого счетчика подключены соответственно к D âõîäó к

С-входу триггера, а третий выход соединен с синхровходом второго счетчика и входом стробирования дешкфратора, одни из выходов которого подключены к входам сумматора по модулю два, другие выходь1 соединены с первыми входами сумматоров по модулю два первой группы, а входы подключены к выходам второго счетчика, сицхровход третьего счетчика соедине: с входом сброса второго счетчика и с соответствующим выходом дешифратора, выходы первой группы тр. тьего счетчика подключены к первым входа сумматоров по модулю два второй группы, oÄzнц кэ выходов третьега счетчика "оедкнены с вторым z третьим входами блока формирования ,цанных. а другой вьгход подключен к вторым входам сумматоров по моцулю два второй группы к к управляющему входу сигнатурного анализатора„ первый вход блока. формирования данных соединен с выходом старшего разряда второго счетчика, а выход является информационным выхсцом устройства, Bторые входы сум?%торов по модул ". два первой ° p iaaf!b1 подклю-zeHbz к вы— ходам сумматоров по модулю два вто-рой гоуппь. a =-.гкоды являются адреснымк выходами устройства, выходы тр ггера и сумматора пс модулю два являются cooTâc-сТН Н-- о выходамк борки к записи считывания ус-:.Войс-.—

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 7 .

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

/ ., 7;.

121180 .

Четыре прохода адресного пространства в одном направлении разли.чаются тем, какие данные заносятся в накопитель при двух операциях ЗАПИСЬ для одного базового адреса. При первом проходе (нулевой начальный фон) первая операция ЗАПИСЬ вЂ” ЗАПИСЬ 1, вторая — ЗАПИСЬ О. Следовательно, фон не изменяется. При втором проходе первая ЗАПИСЬ вЂ” ЗАПИСЬ 1, З0 вторая — тоже ЗАПИСЬ 1. Фон, следовается инкрементацией третьего счет-, чика 9, после чего весь описанный цикл повторяется. Третий счетчик 9 обеспечивает полное прохождение адресного пространства, При этом четыре раза осуществляется перебор базовых адресов в прямом направлении с адреса О до адреса N-1, а следующие четыре раза в обратном — с адреса

N-1 до адреса О. Реверс адресов осуществляют сумматоры 5 по модулю два второй группы. При состоянии сигнала на их объединенных вторых входах (разряд и+2 третьего счетчика 9)

"нуль" сумматоры по модулю два осуществляют прямую, а при состоянии

"единица" — инверсную передачу информации с их первых входов на вы1х оды.!

О

20 ватечьно, инвертируется. В третьем проходе первая операция ЗАПИСЬ вЂ” ЗАПИСЬ О, вторая — ЗАПИСЬ 1. В четвертом проходе первая операция ЗАПИСЬ

ЗАП11СЬ О, вторая — то же.

Таким образом, четыре прохода обеспечивают полную последователь«.ость данных и циклическое изменение фона. Требуемые входные данные вырабатываются блоком 10 формирования данных в зависимости от состояний разрядов и, (п+1) третьего счетчика 9 (несут информацию о номере прохода адресного пространства) и старшего разряда второго счетчика 6 (несет информацию о номере операции ЗАПИСЬ для неизменного базового адреса), поступающих на его входы. Сигнал с выхода блока 10 формирования адреса поступает на вход pàííûõ тестируемой оперативной памяти 12.

Так как выход n+2-ro разряда тре— тьего счетчика 9 является сигналом

СТАРТ/СТОП для сигнатурного анализатора 11 регистрирующего информацию на выходе тестируемой оперативной памяти 12, то последняя проверяется при всех восьми проходах адресного пространства. При этом регистрация осуществляется по каждому синхроимпульсу генератора !.

Составитель .), Исаев

Тех,:ед,)"е=p-: ель Корректор A O6p ap

Редактор Л. Кастран

Филиал ППП "Патент", г. Ужгород, ул. Проектная, Заказ 647/57 Тиразк 544 Подписное

ВНИИПИ Государственного каиитета СССР по делам изобретений "и открытий

113035, Москва, 3-35,, Раупская наб„,, д. 4/5