Реле времени

Реле времени

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и может быть использовано в системах автоматического управления . Цель изобретения - увеличение времени задержки. Устройство содержит интегратор 1, включающий операционный усилитель 2, резистор 3, конденсатор 4 и ключ 5. Источники

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

g " 3 :;

ОПИСАНИЕ ИЗОБРЕТЕН

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ "-.«,,":!н

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3720379/24-21 (22) 04.04.84 (46) 15.02.86. Бюл. Р 6 (72) В.И. Анисимов и Е.А. Лосев (53) 621.374.5 (088.8) (56) Авторское свидетельство СССР

Р 600730, кл. Н 03 К 17/26, 1978.

Авторское свидетельство СССР

К- 917347, кл. Н 03 К 17/28, 1981. а2 гЛ (54) РЕЛЕ ВРЕМЕНИ (57) Изобретение относится к автоматике и может быть использовано в системах автоматического управления. Цель изобретения — увеличение времени задержки. Устройство содержит интегратор 1, включающий операционный усилитель 2, резистор 3, конденсатор 4 и ключ 5. Источники

„„Я0„„1211871 A (я) 4 H 03 K 17/28 (6 — 1)-(6-л) опорного напряжения,резисторы (7 — 1 ) — (7 — n), (8-1 ) — (8- n), компараторы (9-1)-(9- n) на операционных. усилителях и устройства (10-1)-(10- л) блокировки, каждое из которых содержит диод 11, резистор

12, ключ 13 и сумматор 14. Каждый нечетный источник 6-6 л опорного напряжения имеет, например, положительную полярность, а каждый четный — отрицательную. Полярность исходного напряжения на выходах дифференциальных операционных усилителей (9-1)-(9- п) определяется полярностью источников опорного напряжения. В описании приведены временные диаграммы, поясняющие работу устройства. 1 з.п. ф-лы.

2 ил.

Изобретение относится к автоматике и может быть использовано в системах автоматического управления, а также для построения программных устройств.

Пель изобретения — увеличение времени задержки.

На фиг.1 представлена структурная схема устройства; на фиг.2 временная диаграмма работы устройства.

Устройство содержит интегратор

1 на операционном усилите,пе !, резистор 3, конденсатор 4, ключ 5, источники опорного напряжения 6,-6„ первый резистор 7, -7, второй ре— зистор 8„-8 „,компараторы на операционных усилителях 9„-9„, устройства блокировки 10, -10„, каждое из которых содержит диод 11, третий резистор 12, ключ 13 и сумматор 14, Устройство содержит интегратор

1 в виде операционного усилителя

Z с времязадающим конденсатором 4 в цепи отрицательной обратной связи, параллельно которому включен ключ 5, управляющий вход которого соединен с входной шиной устройства, Выход интегратора 1 через резистор 7„ -7 связан с инверсными входами компараторов на операционных усилителях 9„-9„, прямые входы которых через резисторы 8,-8<, подключены к источникам 6, -6„ опорного напряжения, выходы связаны с выходами устройства.

В устройстве источники опорного напряжения 6, — 6п через резисторы

8,-8 п с прямыми входами компарато— ров на операционных усилителях

9,-9„, инверсные входы которых через резисторь< 7< -7п соединены с выходом интегратора 1. В каждом из устройств блокировки (где <з > 2, нечетное) 10„-10, два входа связаны с выходом соответствующего компаратора на операционном усилителе

9<-9 и общей шиной устройства, управляющий вход подключен к шине сброса, а выход подключен к прямому входу соответству«з«<его компаратора 9„-9<,. При этом, выходы каждого компаратора 9< -9 > подключены к входам сумматора 14, выход которого подключен к рабочему входу интегратора 1, выходы каждого из п компараторов 9<-9 „ подключены к дополнительным выходам Вых.1-В<-<х.

121187! 1и„„/=/u«/.. /0,„,(/u,„„,/ /u».(= iUon J min

Минимальная степень различия двух соседних уровней опорных на50 пря::,ений / « Ц,„ / „ определяется статической ошибкой примененного типа операционного усилителя, приведенной к его выходным клеммам, т.е. /«gÄÄ /<з<;и 0 /0, /

При общем нечетном числе компараторов на операционных усилителях

9,-9 количество одинаковых исходных состояний выходных напряжений

Каждый нечетный источник опорного напряжения, 6< — бз имеет например, положительную полярность,а каждый четный источник опорного напряжения 6. -6 „ < — отрицательную.

Каждое из устройств 10„-10,з блокировки.содержит последовательные диод 11 и резистор 12, соединенный, в свою очередь, с первым входом устройства блокировки. Диод 11 соединен с выходом устройства блокировки, общая точка соединения диода и резистора через замыкающий ключ 13 подключена к второму входу устройства блокировки, при этом управляющий вход ключа 13 связан с. управляющим входом устройства блокировки °

Работа реле времени происходит следующим образом.

1. Исходное состояние.

При замкнутом ключе 5 напряжение на выходе интегратора 1 — 4 =

= 0 даже при наличии входного напряжения „, поступающего на его выходе сумматора 14.

Полярность исходного напряжения на выходах дифференциальных операционных усилителей 9<-9<< (где <з > 2, нечетное число) определяется полярностью источников опорных напряжений 6<-6п а уровень выходного напряжения — (1;) определяется примененным типом операционного усилителя и уровнем биполярно35

";o напряжения источников постоянного тока, питающего устройство.

Установочные уровни напряжений источников опорных напряжений

iUon; j должны уменьшаться от своего

40 максимального значения (0,„) „ в соответствии с порядковым номером

<-го компаратора на операционном усилителе 9<-9 „

1211871

> пг Еог т г!

15

20 т,, „= — т, (4) 25

30 где е,! н„(" (е„, "

40

/(. „(= (t,(л (2) 50

ll> .÷åт>н4х комцяраторов должно превы—

>цать на единицу количество одинаковых исходных состояний выходных напряжений четных компараторов.

Результат сложения отдельных исхадных составляющих выходных напряжешш операционных усилителей может быть как положительного, так и отрицательного знака. Необходимым условием является приоритет знака нечетных порядковых номеров компараторов 9 -9п .

В исходном состоянии уровень и полярность выходного напряжения компараторов 9, — 9„ — (Е;(- /tJ„, / таковы, что диод 11 находится в запертом состоянии и цепь положительной обратной связи разомкнута.

Резистор 12 является ограничительным элементом, препятствующим увеличению выходного тока компараторов 9 выше предельного значения в момент поступления команды "Сброс", осуществляющей обрыв цепи поло— жительной обратной связи замыканием общей точки соединения резистора 12 и диода 11 на общую шину устройства.

Выходное напряжение — (Е„) сумматора 14 определяется выражением: (е„,=-((е;(л,-/е,! к,. (e,(,—...- Е „, (л „,. (е„(к „g, О> . > г г 3 3 -- . п> и»»> (1) Г, — Е„ — выходные напряжения компараторов 9,-9„; передаточные коэффициенты по отдельным п входам сумматора 14

В частном случае, при

,=, = „, л„ к„(е,(-(е, l=, = (e (=(е(Для схемы на фиг.1 напряжение будет отрицательного знака.

В качестве времязадающего устрой ства 1 на фиг.1 представлена схема интегратора, содержащего RC -цепь и операционный усилитель, конденсатор 4 расположен в обратной связи операционного усилителя 2, а входной резистор 3 является входным сопротивлением интегратора.

2. Режим формирования временных

Г задержек командного сигнала (t,,„ )

При подаче в момент t, нз управляющий вход ключа 5 командного сигнала он размял,ается и конденсатор

4 начинает заряжаться в соответствии с выражением: где (и, — напряжение на выходе интегратора 1, постоянная времени интегратора, текущее значение времени.

При достижении текущим уровнем напряжения (Е„ ) равного значению опорного напряжения (Н,п„), происходит скачкообразное изменение состояния компаратора 9„, в результате чего происходит изменение исходной полярности его выходного напряжения на обратное.

Это напряжение поступает на соответствующий выход устройства, сигнализируя о временной задержке командного сигнала на I этапе:

Диод 1 1 блокировочно го устройства 10 отпирается и замыкает цепь положительной обратной связи, перево. дя компаратор 9п в режим "памяти" но. вого состояния.

Для у-стойчивости работы компараторсв 9„-9, в режиме "памяти" необходимо выполнение двух условий: (5)

1 ",, „k7n, 18, ... Йб„ г 112 - (6) пы»»».>»

В результате перемены знака выходного напряжения компаратора 9д полярность управляющего напряжения на выходе сумматора 14 изменяется.

Начинается процесс перезаряда. конденсатора 4 в соответствии с выра45 жением

"о,=/ "опп/ п>-, (7) При достижении текущим уровнем напряжения (t»,) значения опорного напряжения (Н „ „, ) происходит скачкообразное изменение состояния компаратора 9„, на обратное.

Это напряжение поступает на второй выход устройства, сигнализируя о временной задержке командного сигнала на II этапе:

2(U»„(+ +(U», ( т. (8) м n-i (Р

12118/1 1! о!! I l U „„(3!! /0 /

30 Диод 11 устройства 10 и, блокировки отпирается и замыкает цепь положительной обратной связи, пере-!! водя компаратор 9 „, в режим памяти" нового состояния.

Вновь начнется процесс перезарядки конденсатора 4 до момента достижения текущим уровнем напряжения (8„ ) значения опорного напряжения (0 „ „, ) и т.д.

Временная задержка командного сигнала на 1-м выходе 1-го компаратора определяется выражением:

К общем случае, гибкая вариация передаточными коэффициентами по входам сумматора 14 позволит формировать любые временные соотношения между отдельными сигнальными выходами устройства.

3. Режим восстановления устройства в исходное состояние.

После изменения знака напряжения на выходе всех компараторов 9,-9, !! !1 они переходят в режим памяти нового состояния, противоположный исходному.

После окончания действия командного сигнала конденсатор 4 возвращается в исходное нулевое значение, но выходные напряжения компарато ров не меняют своего знака и уровня.

Для приведения устройства в исходное рабочее состояние необходимо подать импульс команды "Сброс", воздействующей на ключи 13 каждого устройства блокировки, при этом общие точки соединения диода 11 и резистора 12 в каждом устройстве блокировки соединяются шиной, разрывая тем самым цепи положител ных обратных связей компараторов 91-9„ которые скачком возвращаются в исходное состояние.

Фор мула из об!рете»ия

1. Реле време»и, содержащее HH тегратор, управляющий вход которого соеди»ен с. управляющим входом устройстьа, источник опорного напряжения и компаратор на операционном усилителе, о т л и ч а ю щ е е с я тем, что, с целью увеличе»ия времени задержки, в него введены (и — 1) источников опорного напряжения (где п > 2, нечетное), сумматор с и -входа. ми, и устройств блокировки, — 1 компараторов на операционных усилителях, причем инверсные входы всех компараторов на операционных усилителях через соответствующий первый резистор. подключены к выходу интегратора, прямые входы через соответствуюц!ий второй резистор соединены с соответствующими источниками опорного напряжения, при этом »ечетные и четные источники опорного напряжения имеют противоположную поляр»ость, первый вход каждогG из устройств блокировки соединен с одним из И -входов сумматора, с выхо. дом соответствуюцего компаратора »а операцйонном усилителе и является выходом устройства, второй вход соединен с общей шиной устройства, управляющий вход подключен к шине сброса, а выход подключен к прямому входу соответствующего компаратора

»а операционном усилителе, выход сумматора соединен с рабочим входом интегратора.

2. Реле по п.1, о т л и ч а ющ е е с я тем, что устройство блокировки содержит последовательную цепочку из третьего резистора и диода, диод соединен с выходом устройства блокировки, третий резистор соединен с первым входом, точка соединения диода и третьего резистора через замыкающий ключ соединена с вторым входом, управляющий вход замыкающего ключа соединен с управляющим входом устройства блокировки.

Заказ 650/60

Тираж 818 Подписное

BHHHHH Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная,4

Составитель В. Пятецкий

Редактор К. Волощук Техред T.Òóëèê Корректор С. 11!екмар