Элемент однородной вычислительной структуры

Элемент однородной вычислительной структуры

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D4 Н 03 M 1/64

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3768788/24-24 (22) 11.07,84 (46) 15.02.86. Бюл. Н - 6 (71) Московский ордена Ленина и ордена

Октябрьской революции авиационный институт им. Серго Орджоникидзе (72) Л.М. Губарев, А.Г. Хатунцев и A.3. Струков (53) 681.325(088.8) (56) Авторское свидетельство СССР 432679, кл. Н 03 К 19/00, 1972.

Авторское свидетельство СССР

Ф 930677, кл. Н 03 К 19/00, 1980. (54)(57) 1. ЭЛЕМЕНТ ОДНОРОДНОЙ

ВЫЧИСЛИТЕЛЬНОЙ СТРУКТУРЫ, содержа— щий функциональный параметрический генератор, прямой и инверсный входы которого объединены с прямым входом опорного параметрического генератора соответственно через первый и второй управляемые аттенюаторы, управляющие входы которых подключены соответственно к первой и второй шинам управления, о т л ичающий с я тем, что, с целью расширения функциональных возможностей за счет обеспечения выполнения функции аналого-цифрового преобразования фазы радиосигнала, введены управляемый фазовращатель, два модулятора, переключатель, фазовый детектор, блок управления фазовращателем и блок выбора такта накачки, первый вход которого объединен с первыми входами модуляторов и подключе— ны к шине опорного напряжения частоты накачки, вторые входы первого и второго модуляторов подключены соответственно к первому и второму выходам блока выбора такта накачки, „„SU„„1211890 A второй, третий, четвертый и пятый входы которого подключены соответственно к третьей, четвертой, пятой и шестой шинам управления, при этом прямые входы функционального и опорного параметрических генераторов объединены соответственно с первым и вторым входами фазового детектора, выход которого подключен к первому входу блока управления фазовращателем, первая группа выходов которого является выходными шинами, а выходы второй группы выходов соединены соответственно с первыми входами управляемого фазовращателя, второй вход которого объединен с управляющим входом переключателя, вторым входом блока управления фазовращателем и подключен к седьмой шине управления, третий и четвертый входы блока управления фазовращетелем и третий вход управляемого фазовращателя под1ключены соответственно к первому и третьему выходам блока выбора такта накачки и выходу первого модулятора, а выход управляемого фазовращателя подключен к входу накачки функциональ ного параметрического генератора и к первому информационному входу переключателя, второй информационный вход которого подключен к выходу второго модулятора, а выход — к входу на— качки опорного параметрического re— нератора.

2. Элемент по п. 1, о т л и ч а ю шийся тем, что блок управления фазовращателем выполнен на распределителе импульсов, И -разрядном сдвигающем регистре, полусумматоре, И триггерах, -2 двухчходовых элементах ИЛИ и +1 двухвходовых

1211890 элементах И, причем первый выход распределителя импульсов подключен к первому входу первого триггера, а каждый -й выход распределителя им- пульсов, начиная с второго и по (H — 1)-й включительно, подключен к первому входу i — го триггера непос— редственно и через последовательно соединенные (< — 1)-е двухвходоные элементы И и И1И к второму входу (! — 1)-го триггера, и -й выход распределителя импульсов подключен к второму входу (и — 1) — го триггера и к объединенным вторым входам всех днухвходовых элементов ИЛИ, выход первого разряда h -разрядного сдвигающего регистра подключен Через сумматор к объединенным вторым входам соответствующих И -2 двухвходовых элементов И, при этом первый вход (н — 1) — го двухнходового элемента И является первым входом блока управления фазовращателем, а выход подключен к информационному входу

h -разрядного сдвигающего регистра и

D -входу и -го триггера, выход кот<— рого соединен с вторым входом полусумматора, вторым входом блока управления фазовращателем является второй вход (4 — I) — го двухнходового элемента И, объединенный с входами установки нуля распределителя импульсов и

И -разрядного сдвигающего регистра и перньгм входом -ro двухвходоного элемента И, нторой вход которого является третьим входом блока управления фазовращателем, а выход — со счетным входом распределителя импульсов, причем выход (И + 1)-го двухнходового элемента И соединен с входом синхронизации -го триггера, первый входс И -м выходом распределителя импульсов, а второй вход объединен с вхо— дом сдвига П -разрядного сдвигающе— го регистра и является четвертым входом блока управления фазовращателем, первой группой выходов которого являются. выходы И-разрядного регистра, а выходами второй группы выходовсоответственно выходы соответствующих

h — 1 триггеров.

3. Элемент по п. 1, о т л и— ч а ю шийся тем, что управляемый фазонращатель выполнен на И -1 соединенных между собой последова.— тельно фазовращателях .и и ключах, причем каждый из И -1 ключей подключен параллельно кажцому из И вЂ” 1 фазовращателей, входы управления

h -1 ключей являются первыми входами управляемого фазовращателя, вход первого фазовращателя и выход (И вЂ” 1)-го фазовращателя являются соответственно третьим входом и выходом управляемого фазонраща- . теля, между которыми включен: -й ключ, вход управления которого является вторым входом управляемого фазовращателя..

4. Элемент по и. 1, о т л и ч а ю шийся тем, что блок выбора такта накачки выполнен на делителе частоты, сдвигающем регистре, пятивходоном элементе И, элементе 2И вЂ” ЗИЛИ и элементе 2И вЂ” 4ИЛИ, причем первый вход блока выбора такта накачки подключен к входу дели— теля частоты, первый и второй выходы которого подключены соответственно к перному и второму входам пятивходового элемента И, а третий выход подключен к объединенным тре— тьему входу пятивходоного элемента

И и входу сднигающего регистра, первый выход которого подключен к объединенным четвертому входу пятивходоного элемента И и первым входам первых групп входов элементов 2И

ЗИЛИ и 2И вЂ” 4ИЛИ, второи выход — к объединенным первым входам вторых групп входов элементов 2И вЂ” ЗИЛИ и

2И вЂ” 4ИЛИ, а третий выход — к объединенным первым входам третьих групп входов элементов 2И вЂ” ЗИЛИ и 2И

4ИЛИ и пятому входу пятинходового элемента И, объединенные попарно вторые входы первой группы входов элемента 2И вЂ” ЗИЛИ и второй группы входов элемента 2И вЂ” 4ИЛИ, вторые входы второй группы входов элемен— та 2И вЂ” ЗИЛИ и третьей группы входов элемента 2И вЂ” 4ИЛИ, вторые входы третьей группы входов элемента 2И

ЗИЛИ и первой группы входов элемента 2И вЂ” 4ИЛИ, а также объединенные первый и второй входы четвертой группы входов элемента 2И вЂ” 4ИЛИ являются соответственно вторым, третьим, четвертым и пятым входами блока выбора такта накачки, первым, вторым и третьим выходами которого являются соответственно выходы элементов 2И вЂ” ЗИЛИ, 2И вЂ” 4 ИЛИ и пятинходового элемента И.

1211890

40

Изобретение относится к области вычислительной техники и радиотехники, может быть использовано преимущественно при построении радиоимпульсных однородных вычислительных структур, предназначенных для обработки радиосигналов, носителем информации в которых является фаза высокочастотных колебаний.

Цель изобретения — расширение

10 функциональных возможностей путем обеспечения выполнения функции ана— лого-цифрового преобразования фазы радиосигнала.

На фиг. 1 представлена блок-схема элемента однородной вычислительной структуры; на фиг. 2 — блок-схема управляемого фазовращателя и блока управления фазовращателем; на фиг. 3 — пример выполнения блока выбора такта накачки; на фиг. 4 временные диаграммы при выполнении элементом однородной вычислительной структуры логических функций и функции памяти, где 0н и UH -напряже-25 ния накачки, а 0с1 и Ц вЂ” напряжения субгармоники функционального и опорного параметрических генераторов (при работе их во втором и первом тактах соответственно, фаза "0" сплошная линия, фаза "180 " — пунк— тир, временной масштаб заполнения радиоимпульсов для наглядности увеличин), 0„, 0, U< — .управляющие напряжения, а- е — временные диаграм мы напряжений в соответствующих точках схемы блока выбора такта накачки; на фиг. 5 — временные диаграммы при выполнении элементом однородной вычислительной структуры функции аналого-цифрового преобразования фазы радиосигнала; на фиг. 6 — фазовая плоскость измерительного параметрического генератора.

Элемент однородной вычислительной структуры (см.фиг. 1) содержит функциональный параметрический генератор (ФПГ) 1, прямой 2 и инверсный 3 входы (выходы) которого соединены с прямым входом (выходом) опорного параметрического генератора (ОПГ) 4 через управляемые аттенюаторы связи

5 и 6. Параметрический генератор является двухполюсником и поэтому его входы и выходы неразличимы. Вход накачки ФПГ 1 подключен через последовательно соединенные управляемый фазовращатель 8 и модулятор (амплитудный, импульсный) 9 к шине 7 опорно-. го напряжения частоты накачки. Вход накачки ОПГ 4 подключен через последовательно соединенные; переключатель 10 и модулятор (амплитудньп, импульсный) 11 к шине 7 опорного напряжения частоты накачки, к которой подключен первый вход блока 12 выбо— ра такта накачки. Первый информационный вход переключателя 10 соединен

I с выходом управляемого фазовращателя 8. Первый вход блока 13 управле— ния фазовращателем подключен через фазовый детектор 14 к прямым входам

ФПГ 1 и ОПГ 4. Второй вход блока 13 управления фазовращателем объединен с вторым входом управляемого фазовращателя 8 и управляющим входом пере— ключателя 10 и подключен к шине управления 15 устройства. Третий вход блока 13 управления фазовращателем объединен с вторым входом модулятора 9 и подключен к первому выходу блока 12 выбора такта накачки, второй выход которого соединен с вторым входом модулятора 11, а третий— с четвертым входом блока 13 управления фазовращателем. Первая группа выходов блока 13 управления фазовращателем является выходными разрядными шинами 16 устройства. Второй пятый входы блока 12 выбора такта накачки и управляющие входы управляемых аттенюаторов связи 5 и 6 подключены к соответствующим шинам управления 17 — 19 устройства. Блок

13 управления фазовращателем (см. фиг. 2) содержит распределитель 20 импульсов, триггеры 21-1 — 21 †-1 (например, Й вЂ” S -триггеры), D— триггеры 21-, двухвходовые элементы И 22-1 — 22 — И+1, двухвходовые элементы ИЛИ 23-1 — 23-П -2, И -разрядный сдвигающий регистр 24 и полусумматор 25. Первый выход распределителя импульсов 20 подключен к первому входу триггера 21-1 непосредственно, а второй выход — непосредственно к первому входу триггера

21-2 и через последовательно соединенные элементы И 22-1 и ИЛИ 23-1 к второму входу триггера 21-1. Аналогично второму подключен 3,4,..., (e -1)-й выходы распределителя импульсов 20, т.е. каждый i --й выход . распределителя 20 подключен к первому входу триггера 21- i непосредственно и через последовательно соединенные элементы И 22- L — 1 и ИЛИ 23.1 -1 к его второму входу. и -й вы1211890

?5

50

55 ход распределителя 20 импульсов сое4 динен с вторым входом триггера

21 в И -1 и с объединенными вторыми входами всех элементов ИЛИ. Выход первого разряда И -разрядного сдвигающего регистра .24 подключен к первому входу полусумматора 25, выход которого соединен с вторыми входами элементов И 22- 1 — 22- И -2. Первый вход блока 13 управления фазовращателем подключен через элемент

И 22- И вЂ” 1 к информационному входу регистра 24 и D-Bõoäó триггера

21 в И, выход которого соединен с вторым входом полусумматора 25. Второй вход блока 13 управления подключен к объединенным второму входу элемента И 22- И -1, входам установ— ки нуля распределителя имгульсов 20 и и -разрядного сдвигающего регистра 24 и первому входу элемента И 22-И, второй вход которого является третьия входом блока 13 управления, а выход — со счетным входом распределителя 20. Выход элемента И 22- И +1 соединен с входом синхронизации три гера 21 в И,первый вход — с И -м вы— ходом распределителя импульсов 20, а второй вход объединен с входом сдвига регистра 24 и является четвертым входом блока 13 управления фазовращателем. Разрядные выходы И -разрядного регистра 24 являются первой группой выходов блока 13 управления фазовращателем и соответственно выходными разрядными шинами всего устройства, а его второй группой выходов являются выходы триггеров 21-1

21-a — 1.

Управляемый фазовращатель 8 (см. фиг. 2) содержит цепочку последовательно соединенных фазовращателей 26-1 — 26- h -1, параллельно каждому из которых подключены ключи

27-1 — 27- И -1 соответственно. Входы управления ключей 27-1 — 27 в И -1 являются первыми входами управляемого фазовращателя 8 и подключены к выходам триггеров 21-1 — 21 в И -1 соответственно. Между входом Аазовращателя 26-1 и выходом фазовращателя 26-И -1 включен ключ 27- и с инвертором в цепи управления. Вход управления ключа 27- И является в горым входом управляемого фазовращателя 8. Вход фазовращателя 26-1 и выход фазовращателя 26-8 --1 являются соответственно третьим входом и выходом управляемого фазовращателя 8, Фазовый сдвиг, создаваемый каждым

-м фазовращателем, выбран равным

V, где 1= 1 — И вЂ” 1 — но2 мер фазовращателя, а -количество разрядов выходного кода элемента однородной вычислительной структуры.

Блок 12 выбора такта накачки (см. фиг. 3) содержит делитель 28 частоты, пятивходовой элемент И 29, сдвигающий регистр 30, элемент 2И—

ЗИЛИ 31 и элемент.2И-4ИЛИ 32. Вход делителя 28 частоты является первым входом блока 12 выбора такта накачки, вторым — пятым входами которого являются попарно объединенные вторые входы соответствующих групп входов элементов 2И вЂ” ЗИЛИ 31 и 2И вЂ” 4ИЛИ 32.

Первый — третий выходы делителя 28 ! частоты соединены соответственно с первым — третьим входами пятивходового элемента И29.к четвертому и пятому входам которого подключены соответственно первый и третий выходы сдвигающего регистра .30, Попарно объединенные первые входы соответствующих групп входов элементов 2И вЂ” ЗИЛИ 31 и 2И вЂ” 4 ИЛИ

32 подключены к выходам сдвигающего регистра 30. Выходы элементов 2И

ЗИЛИ 31, 2И вЂ” 4ИЛИ 32 и пятивходового элемента И 29 являются соответственно первым — третьим выходами блока 12 выбора такта. накачки.

Функциональный и опорный параметрические генераторы, например емкостные, выполнены по балансной схеме. ФПГ-1 тщательно отсимметрирован и фаза er о субгармонических колебаний при возбуждении радиоимпульсом накачки однозначно определяется фазой входного сигнала. В балансную схему

ОПГ 4 введена конструктивная асимметрия (например, за счет неравенства емкостей варикапов) и, таким образом, он всегда при отсутствии входного сигнала от ФПГ-1 возбуждается с одной и той же фазой субгармонических колебаний, жестко связанной с фазой возбуждающего радиоимпульса накачки., При подаче же входного сигнала от ФПГ-1 через управляемые аттенюаторы 5 и 6 фаза субгармонических колебаний ОПГ 4 при его возбуждении спределяется фазой этого входного сигнала субгармоники.

Управляемые аттенюаторы связи 5 и должны обеспечивать затухание не менее 100 дБ (по напряжению) при

1211890 подаче на шины управления 18 и 19 уровней управляющих напряжений Uy1 и

Uyz, соответствующих 0", и порядка

60 дБ при подаче уровней управляющих

5 напряжений Uyz и Uy, соответствующих

"1 . Они могут быть выполнены, например, в виде последовательно включенных неуправляемого аттенюатора с

/ затуханием 60 дБ и управляемого

10 аттенюатора с переменным затуханием 0-40 дБ, В рабочем состоянии на элемент однородной вычислительной структуры поданы непрерывное опорное !5 напряжение частоты накачки Uaq, а также управляющие напряжения Uyq

О„ (cM. фиг. 1 — 4).

При подаче на шины управления 17 уровней напряжения Uy< — Uy, соот- 20 ветствующих "0", на вторые входы модуляторов 9 и 1.1 поступают запирающие уровни напряжения, на выходах модуляторов 9 и 11, а следовательно, и на входах накачки ФПГ-1 и ОПГ-4 25 отсутствуют радиоимпульсные напряжения накачки, ФПГ-l и ОПГ-4 не возбуждаются и элемент однородной вычислительной структуры выполняет функцию разрыва цепи в канале переда-З0 чи сигналов в структуре.

При подаче на шины управления

15-29 уровней напряжений 0», Uyq, U >,,0yz соответствующих "0", и одного из уровней напряжений Ц соответствующего "1", а двух других, соответствующих "0"», затухание управляемых аттенюаторов 5 и 6 становится большим и ОПГ-4 отключает—

1ся от ФПГ-1. Непрерывное напряжение 0 частоты накачки U „ с шины 7 поступает на входы модуляторов 9 и 11, на вторые входы которых подаются импульсы ,соответствующего такта, вырабатываемые в блоке 12 выбора такта накачки.

Ключ 27- h включается, радиоимпульсы напряжения накачки соответствующего такта с одинаковой начальной фазой заполнения Uqq с выхода модулятора

9 через управляемый фазовращатель 8 (с нулевым фаэовым сдвигом) подаются на вход накачки ФПГ-1 и элемент однородной вычислительной структуры выполняет: функцию соединения в цепи передачи сигналов в однородной вычислительной структуре, когда на один из прямых входов (выходов) 2 поступает сигнал, а выходной сигнал снимается с другого прямого выхода; логическую операцию НЕ, когда на один из входов 2 поступает сигнал, а выходной сигнал снимается с одного из инверсных выходов 3 или, когда входной сигнал поступает на инверсный вход ФПà — 1, а снимается с прямого; мажоритарную функцию, когда на

его входы.(выходы) 2 поступает нечетное количество сигналов, а выходной сигнал снимается с одного из прямых выходов мажоритарную функцию с инверсией, если на входы 2 поступает нечетной количество сигналов, а выходной сиг— нал снимается с одного из инверсных выходов 3.

Радиоимпульсное напряжение поступает также на вход накачки ОПГ-4, через переключатель 10, но ОПГ-4 отключен от ФПГ-l и на работу последнего не влияет.

Для выполнения элементом однородной вычислительной структуры логических функций. И, ИЛИ, И-НЕ, ИЛИ-НЕ на шины управления 15 и 17 подаются уровни напряжений U з и Uy, соответствующие "0", один иэ уровней напряжений Uyq — Uyz, соответствующий а два других, соответствующих

"0". Блок 12 выбора такта накачки (см. фиг. 3 и 4) формирует на выходах тактовые импульсы первого третьего тактов, сдвинутые по отношению друг к другу на треть периода тактовой частоты. Причем импульсы, подаваемые на второй вход модулятора 11, всегда опережают во времени импульсы, подаваемые на второй вход модулятора 9. Радиоимпульсы накачки с выходов модуляторов 9 и 11 поступают через управляемый фазовращатель 8 (ключ 27- h замкнут) и переключатель 10, который при уровне напряжения Uy3, соответствующем "0", подключает выход модулятора 11 к входу накачки ОПГ-4, на входы накачки ФПГ-1 и ОПГ-4 соответственно. При этом ОПГ-4 всегда возбуждается в такте, предшествующем такту возбуждения ФПГ-1. Например, при уровне напряжения Uyg, соответствующем

"1", и уровнях напряжений Uy„ и

Uy, соответствующих "0", ФПГ-1 работает во втором такте 1н1 и 1с, а

1211890

ОПà — 4 — первом такте Он, U

ОПГ-4 с приходом каждого радиоимпульса накачки Uq возбуждается всегда в одной и той же фазе.

При подаче уровня напряжения Uyq, соответствующего "1", на шину .управления 18 и уровня напряжения Оч соответствующего "0", на шину управления 19 затухание управляемого аттенюатора 5 становится малым, а 10 управляемого аттенюатора 6 — большим.

Радиоимпульсы субгармоники с прямого выхода ОПГ-4 через управляемый аттенюатор 5 с малым затуханием поступают на прямой вход ФПГ-1 и в этом случае элемент однородной вычислительной структуры выполняет: логическую функцию ИЛИ от двух переменных, если входные сигналы поступают на два каких-либо прямьп< входа 2, а выходной сигнал снимается с одного из прямых выходов, функцию ИЛИ-НЕ, когда сигналы (входные) поступают на два каких-либо прямых входа 2, а выходной сигнал снимается с одного из инверсных выходов 3..

При подаче уровня напряжения U > соответствующего "0", на шину управления 18 и уровня напряжения Оуz соответствующего 1", на шину управления 19 затухание управляемого аттенюатора 5 становится большим, а управляемого аттенюатора 6 — малым. Радиоимпульсы субгармоники с прямого ьыхода ОПГ-4 через управляемый аттенюатор связи 6 с малым затуханием поступают на инверсный вход ФПГ-1 и в этом случае элемент однородной вычислительной структуры выполняет: логическую функцию И от двух

40 переменных, если два входных сигна ла поступают на прямые входы (Elblxo ды) 2, а выходной сигнал снимается с о,цного из прямых выходов; функцию И-НЕ, если два входных сигнала поступают на прямые входы 2, а выходной сигнал снимается с одного из инверсных выходов 3.

Элемент однородной вычислительной структуры выполняет функцию памяти 1 бит (хранение информации осуществляется в ОПГ-4), которая может быть совмещена во времени с выполнением логических функций: НЕ, мажоритарной, мажоритарной с инверсией, соединения и разрыва в цепи передачи сигналов в однородной вычислительной структуре. Если, например, в ис,ходном состоянии на шины управления 15, 17 — 19 были поданы уровни напряжения (yg у3 у », уб, ч7 соответствующие "0", и Оч1 и (1ys > соответствующие "1, т.е. элемент однородной вычислительной структуры работал во втором такте (ОПГ-1 работал во втором такте, а ОПГ-4 — в первом) и выполнял логическую операцию

ИПИ (ИЛИ-НЕ), то для записи информации íа шины управления 17 в момент времени t< (см. фиг. 4) подаются уровни напряжений 0ч, соответствующий "0", и (1уу, соответствующий "1".

Напряжение субгармоники с прямого выхода ФПГ поступает на прямой вход

ОПГ-4, который при подаче на него радиоимпульса накачки ()н (в момент

) возбуждается с фазой субгармоники, определяемой фазой субгармоники ФПГ--1. В момент времени на шиЬ ну управления 18 подается уровень напряжения Оч,, соответствующий "0", и ФПГ-1 отключается от ОПГ-4. Время хранения информации 1.y,ð равно длительности радиоимпульса накачки на входе накачки ОПГ-4 и определяется длительностью импульса напряжения Uyq соответствующего "1", подаваемого на соответствующую шину управления

17 в течение времени

При необходимости считывания информации, например, в инверсном коде в момент времени t и до 1 на шину управления 19 подается уровень напряжения U>z соответствующий 1, напряжение субгармоники с прямого выхода ОПГ-4 через управляемый аттенюатор б поступает на инверсный вход

ФПГ-1. Этот параметрический генератор при поступлении очередного радиоимпульса накачки .выбранного такта (например, второго такта, см. фиг, 4) возбуждается с фазой субгармоники, противоположной фазе субгармоники

ОПГ-4. В момент времени t. на одну из шин управления 17 подается уровень, напряжения Очт, соответствующий "0", и фаза колебаний субгармоники в ОПГ-4 с приходом очередного радиоимпульса накачки вновь будет определяться фазой его заполнения, и элемент однородной вычислительной структуры подготовлен к выполнению последующей логической функции.

Для выполнения элементом однородной вычислительной структуры функции аналого--цифрового преобразования фазы радиосигнала на шину управления

1211890

15 предварительно (например,в момент времени, фиг. 5) подается уро-вень напряжения (1уз, соответствующий "О . Распределитель импульсов

20 и сдвигающий регистр 24 устанавливаются в нулевое состояние, триггеры 21 — 1 — 21 в ih — 1 — в исходное (единичное), ключи 27-1 — 27- -1 открываются и закорачивают фазовращатели

26-1 — 26- и -1, а ключ 27- h — управ- )0 ляемый фазовращатель 8, импульсы с выхода фазового детектора 14 на информационный вход регистра 24 и входЭ триггера 21 в 6 через элемент И,22 в

-1 не поступают, тактовые импульсы не подаются на счетный вход распределителя импульсов 20 через элемент И 22- h . На шины управления 18 и 19 подаются уровни напряжений Uy< n "ч, соответствующие "0", затухание управляемых аттенюаторов становится большим и ФПГ-1 отключается от ОПГ-4. После подачи на шину управления — 15 (например, в момент времени t> ) уровня напряжения Оу>, 25 соответствующего "1", ключ 27- и выключается, счетный вход распределителя импульсов 20 подключается через элемент И 22- к выходу блока 12 выбора такта накачки, информационный вход регистра 24 и вход З триггера 21 в h подключается через элемент И 22 — И -1 к выходу фазового детектора 14, а вход накачки ОПГ-4 отключается от выхода модулятора 11 и подключается переключателем 10 к выходу управляемого фазовращателя 8.

В момент времени t5 на шины управления 17 подаются уровни напряжений

Оу, соответствующий "1", ц5 — Оу, соответствующие "0", и на входы накачки ФПГ-1 и ОПГ-4 поступает первый радиоимпульс накачки первого такта с исходной начальной фазой, которая условно может быть принята за нуле45 вую, соответствующей всем закороченным фазовращателям 26-1 — 26 — 0 --1.

Из теории параметрических генераторов известно, что фазовая плоскость параметрического генератора

50 делится сепаратрисой на две области протяжения, соответствующие двум значениям фаз н H P

2 стационарных колебаний субгармоники (Тн — фаза напряжения накачки) . Конструкция и режим работы ОПГ-4 выбраны так, что он всегда возбуждается с одной и той же фазой субгармоники, жестко связанной с фазой заполнения радиоимпульса на своем входе накачки. Положение вектора преобразуемого сигнала 0 на фазовой плоскости

ФПГ-1 однозначно определяет одну из двух возможных фаз субгармоники на его выходе. Считается, естли вектор преобразуемого сигнала Ug„ расположен на фазовой плоскости справа от сепаратрисы, т.е. имеется его проекция на положительное направление координатной оси сигналов субгармоники, то ФПГ-1 возбуждается с фазой субгармоники У„, а если слева, 2 т.е имеется проекция вектора,US< на отрицательное направление координатной оси, то с фазой субгармоники н

Э

+ 180 . Относительное положение сепаратрисы на фазовой плоскости ФПГ-1 однозначно определяется фазой напряжения накачки. В соответствии с этим принцип работы элемента однородной вычислительной структуры при выполнении функции аналого-цифрового преобразования фазы радиосигнала с приходом на входы накачки ФПГ-1 и ОПГ-4 каждого радиоимпульса накачки заключается в определении полуплоскости, которой принадлежит вектор преобразуемого сигнала, и формирований управляющих сигналов для установки фазового сдвига управляемого фазовращателя 8 таким образом, чтобы сепаратриса ФПГ-1 (и ОПГ-4) при пос; туплении каждого последующего радиоимпульса накачки делила пополам сектор фазовой плоскости, определенный во время действия данного и предыдущих (начиная с первого) радиоимпульсов накачки (см. фиг. 5 и 6).

При поступлении первого радиоимпульса накачки в зависимости от фазы Р „ преобразуемого сигнала U „ на входе 2 ФПГ-1, на выходе фазового детектора 14 появляется сигнал, в котором уровень "1" или "0" соответствует, например, фазе субгармоники

ФПГ-I Т или Р„ Положе2 2 н + ние 1 сепаратрисы на фиг. 6. Сигнал с выхода фазового детектора 14 записывается в первый разряд -разрядного сдвигающего регистра 24 и в триггер 21-, поскольку в это время на его входе синхронизации присутствует сигнал, соответствующий "1", с выхода элемента И 22- +1. После оконча1211890

12 окончания второго,радиоимпульса накачки происходит переключение триггера 21 — 1 сигналом, соответствующим

Зг

"1", с второго выхода распределителя импульсов 20, выключение ключа

27-2 и включение в цепь связи между модулятором 9 и входами накачки па— раметрических генераторов фазовращателя 26-2, дающего фазовый сдвиг

40 о

90 . Одновременно в соответствии с сигналом управления, поданным полусумматором 25 на элементы И 22-1

22 — 2, триггер 21-1 может переключиться при совпадении сигналов с полусумматора 25 и с второго выхода распределителя импульсов 20 или остается в предыдущем состоянии в случае их несовпадения. Третий радиоимпульс о будет иметь фазу заполнения или 90 о или 270, причем фаза накачки опрецеляется автоматически в результате анализа состояний ФПГ-1 в предыдущие два дискретных промежутка времени (времена действия первого и:второго радиоимпульсов). Во время действия третьего радиоимпульса фаза преобразуемого сигнала будет опредения первого радиоимпульса, на триггер 21-1 поступает импульс с первого выхода распределителя импульсов 20 и изменяет его состояние. При этом ключ 27-1- выключается и в цепи связи между модулятором 9 и входами накачки параметрических генераторов включается фазовращатель 26-1, дающий фао зовый сдвиг 180 . При наличии на входах накачки ФПГ-1 и ОПГ-4 второго радиоимпульса, фаза заполнения котоо рого сдвинута на 180, (положение 2 сепаратрисы) фазовый детектор 14 осуществляет сравнение фаз их колебаний субгармоники и его выходной сигнал опять записывается в первый разряд 17 -разрядного сдвигающего регистра 24, а предыдущее состояние пер вого разряда переписывается во второй разряд. Изменение состояния триггера

21 в a в это время не происходит, так как на его вход синхронизации подается сигнал, соответствующий "0"„ Сос1тояния первого и второго разрядов регистра 24 дают возможность определить положение вектора преобразуемого сигнала на фазовой плоскости с точностью до квадранта. Полусумматор

25 анализирует содержимое первого разряда регистра 24 и триггера 21-17 и вырабатывает сигнал управления для элементов И 22 — 1 — 22-Н -2. После

30 лена с точностью до октанта фазовой плоскости (поло>кение 3 сепаратрисы), которой буцет соответствовать трехразрядный код,записанный в -разрядный сдвигаюший регистр 24. Аналогично предыдущему автоматическое форми— рование в блоке 13 управления фазовращателем сигналов управления ос- тальными ключами фазовращателя 8 осуществляется таким образом, чтобы сепаратриса ФПГ-1 с приходом следующего радиоимпульса на входы накачки параметрических генераторов делила сектор фазовой плоскости, определенный в предь дущие дискретные проме— жутки времени, пополам. Цикл преобразования заканчивается после поступления на входы накачки ФПГ-1 и ОПà — 4 р --го радиоимпульса и заполнения всем разрядов ь -разрядного сдвигающего регистра 24. При этом с h -ого выхода распределителя импульсов 20 подается сигнал возвращения триггеров 21 — 1 — 21 — 17 — 1 и соответственно ключей 27-1 — 27- h — 1 в исходное положение. После окончания цикла преобразования Й, „,< выходной код может быть считан в течение времени1,„с разрядных выходов 16 17 разрядного регистра 24 для дальнейшей обработки и элемент однородной вычислительной структуры готов к

1выполнению очередного цикла преобразования.

Для примера на фиг. 5 приведены временные диаграммы .работы блоков элемента однороцной вычислительной структуры, выполняющего функцию аналого-цифрового преобразователя фазы радиосигнала при количестве а разрядов = 10 для случая 1 „=331

На фиг. 5 у пронумерованных тактовых импульсов указаны соответствующие им фазы заполнения 17,„ радиоимпульсов накачки, а на диаграммах выходных напряжений триггеров 21 — 1 — 21-9 указаны фазовые сдвиги 6У,, создаваемые соответствующими фазовращателями

26-1 — 26-9.для любого момента време,ни фазовый сдвиг, создаваемый управляемым фазовращателем 8, равен .17 7 Д 1

На фиг. 6 для этого же примера приведена фазовая плоскость ФПГ-1, на которой представлены последовательные положения сепаратрисы (отме1211890 !

4 ! з чены цифрами 1-7) и соответствующие им положения координатной оси сигналов субгармоники (положительные направления осей отмечены цифрами 1-7).

Для того, чтобы не загромождать фиг. 6 положения 8-10 сепаратрисы не показаны. По окончании выполнения функции аналого-цифрового,преобразования фазы радиосигнала на шину управления 15 подается уровень напряжения О, соответствующий "0", а на шины управления 17-19 — необходимые управляющие напряжения и элемент однородной вычислительной структуры готов к выполнению требуемой логической или соединительной функции.

1211890 улр.

1211890

° ° °

° ° á

1 211890 1

»г 1::: э

4 9

1::::1

Л::

7 о 8

%1д 1 диХ an // й-n+/

/Ьа Тр. у/- тт

» .. г — г::2 —.с

Вйю. яусуи.

/ Ч/-/

hu

)р 2/-Р

y t/-J трут-у угу — ——

ТР 1/-гт тру-т Т= трут-в t**o аг/, -О

b»t Уф

ding» Р

aA- S+N д y»»tg/75 ф 7/-У

4р ts

gyj Sg

Ф. Л/

4-6 ЯО . Я/ 05 112 5 //3/S НВ/гЬ ЮЭЛЬ а w5 ябмах 0 г а — г г .

1211890

Составитель В. Солодова

Редактор О. Колесникова Техред Ж.Кастелевич Корректор Л.

Заказ 651/61

Филиал ППП "Патент", r Ужгород, ул. Проектная, 4

Тираж 818

ВНИИПИ Государственного по делам изобретений и

113035, Москва, Ж-35, Раушская

Подписное комитета СССР открытий наб., д ° 4/5