Устройство для задания сдвига фаз

Устройство для задания сдвига фаз

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области приборостроения и может быть использовано в преобразователях сдвига фаз в код, в многофазных источниках питания и в измерительных устройствах для формирования сигналов с калиброванным фазовым сдвигом. Целью изобретения является повышение точности задания сдвига фаз, которая достигается за счет исключения потрешности, связанной с неидентичностью характеристик каналов и дискD ретностью задания фазового сдвига. Устройство содержит генератор 1 импульсов , последовательно соединенные делитель 2 частоты, усилители 3 и 7 мощности, фильтры 4 и 8, компараторы 5 и 9, делитель 6 частоты. Выходы компараторов 5 и 9 подключены к дешифратору 10, один выход которого подключен к одному входу логического элемента (ЛЭ) ИЖ 11 , а другой выход - к одному входу ЛЭ И 12, выход которого подключен к другому входу ЛЭ 11 и через инвертор 13 - к одному входу ЛЭ И 14. Другой вход зтого ЛЭ, счетный вход делителя 2 и один шход ЛЭ И 15 соединены с выходом генератора 1. Выход ЛЭ 11 подключен к другому входу ЛЭ 15, выход которого подключен к счетному входу счетчика 16. Выход счетчика подключен к единичному входу триггера 17. Выход делителя 2 через формирователь 18 подключен к старшим разрядам делителя 6, выход которого подключен к формирователю 19, 1 ип. 10) ГО ел о 4i 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПЪЙ с:,р...

OllHGAHHE ИЗОБРКтКНИгя j „

Н АВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ (21) 3699143/24-21 (22) 13.02.84 (46) 28.02.86. Бюл. У 8 (72) А.К.Смирнов, И.П.Глаголев и В.Д.Фатеев (53) 621.317.77 (088.8) (56) Авторское свидетельство СССР

11р 414515, кл.4 01 и 25/04,1972.

Авторское свидетельство СССР

У 464863, кл.G Ol R 25/04, 1973. (54)УСТРОЙСТВО ДЛЯ ЗАДАНИЯ СДВИГА

ФАЗ (57) Изобретение относится к области приборостроения и может быть использовано в преобразователях сдвига фаз в код, в многофазных источниках питания и в измерительных устройствах для формирования сигналов с калиброванным фазовым сдвигом. Целью изобретения является повышение точности задания сдвига фаз, которая достигается эа счет исключения по грешности, связанной с неидентичностью характеристик каналов и диск„„SU„„1215048 A

I5D 4 G Ol R 25 00 ретностью задания фазового сдвига.

Устройство содержит генератор 1 импульсов, последовательно соединенные делитель 2 частоты, усилители

3 н 7 мощности, фильтры 4 и 8, компараторы 5 и 9, делитель 6 частоты.

Выходы компараторов 5 и 9 подключены к дешифратору 10, один выход которого подключен к одному входу логического элемента (ЛЭ) ИЛИ 11, а другой выход — к одному входу ЛЭ И 12, выход которого подключен к другому входу ЛЭ 11 и через инвертор 13— к одному входу ЛЭ И 14. Другой вход этого ЛЭ, счетный вход делителя

2 и один вход ЛЭ И 15 соединены с Е выходом генератора 1. Выход ЛЭ 11 подключен к другому входу ЛЭ 15, ввосод которого нодкнвеен к счетному входу счетчика 16. Выход счетчика подключен к единичному входу триггера 17. Выход делителя 2 через формирователь IS подключен к старшим разрядам делителя 6, выход которого подключен к формирователю 19. 1 ип.

Изобретение относится к приборостроению и может быть использовано в преобразователях сдвига фазы в код в многофазных источниках питания и в измерительных устройствах для формирования сигналов с калиброванным фазовым сдвигом.

Цель изобретения — повышение точности задания сдвига фаз, за счет исключения погрешности, связанной с неидентичностью характеристик каналов и дискретностью задания фазового сдвига.

На чертеже изображена структурная схема устройства.

Преобразователь содержит генератор 1 импульсов, последовательно соединенные делитель 2 частоты, усилитель 3 мощности, фильтр 4 и компаратор 5, последовательно соединенные делитель 6 частоты, усилитель 7 мощности, фильтр 8 и компаратор 9, выходы компараторов 5 и 9 подключены к дешифратору 10, один выход дешифратора 10 подключен к одному входу элемента ИЛИ 11, а другой выход подключен к одному входу первого элемента И 12, выход которого подключен к другому входу элемента ИЛИ 11 и через инвертор

13 — к одному входу второго элемен" та И 14, другой вход элемента

И 14, счетный вход делителя 2 и один вход третьего элемента И 15 соединены с выходом генератора 1, выход элемента И 14 подключен к счетному входу делителя 6, выход элемента ИЛИ 11 подключен к другому входу элемента И 15, выход которого подключен к счетному входу счетчика 16, выход которого нодключен к единичному входу триггера 17, выход делителя 2 частоты

Ф через -формирователь 18 подключен к старшим разрядам (первому и второму) делителя 6, выход которого подключен к формирователю 19, прямой выход триггера 17, выход формирователя 19 и выходы разрядов счетчика

16 подключен к блоку 20 элементов И, выходы которого подключены к устаповочным входам младших (остальных1 разрядов делителя 6, выход фор мирователя 19 через элемент 21 задержки подключен к установочным входам счетчика 16 и к нулевому входу триггера 17, инверсный выход которого подключен:c другому входу элемента И 12.

215048 2

5 !

О

ЗО

5О

Импульсы переполнения счетчика

l6 устанавливает триггер 17 в"1", подготавливая блок 20 для передачи кода счетчика !6 на установочные входы младших разрядов делителя 6.

К этому времени элемент И 15 закрывается, и все разряды счетчика 16 остаются в состоянии "0". По импульсу переполнения делителя 6, сформированному в формирователе (дифференцирующем элементе) 19, выходной код счетчика 16, состоящий из нулей, и единица триггера 17 поступают на установочные входы младших разрядов делителя 6. Старшие два разряда делителя 6 устанавливаются в единицы выходным сигналом формирователя 18 в момент, отстоящий на Т/4 от нулевого состояния .делителя 2. Этот момент определяется по выходному коду делителя

2 в дешифраторе, входящем в формирователь 18.

Рассмотрим работу устройства приформировании двух ортогональных сигналов.

На выходе генератора 1 вырабатывается непрерывная последовательность импульсов, которая поступает на вход делителя 2 и через открытый элемент 14 — на вход делителя 6.

Б установившемся режиме на выходе делителя 6 формируется низкочастотный прямоугольный сигнал, задеро жанный по фазе на 90 относительно аналогичного выходного сигнала делителя 2. После усиления по мощности эти сигналы поступают на фильтры 4 и 8, где выделяются первые гармонические составляющие, поступающие на выходы устройства °

Компараторы 5 и 9 формируют из выходных сигналов фильтров 4 и 8 прямоугольные сигналы (например, путем усиления и ограничения), поступающие на дешифратор 10. Когда на выходе компаратора 5 будет единичный уровень, а на выходе компаратора 9 нулевой, на первом выходе дешифратора 10 формируется единичный уровень, который через элемент ИЛИ 11 посту-пает на вход элемента И 15,разрешая прохождение импульсов генератора 1 на вход счетчика 16, емкость которого равна числу импульсов заполнения фазового сдвига Т/4 между выходными сигналами устройства, где Т вЂ” период выходных сигналов.

Если в результате погрешностей фильтров 4 и 8 фактический сдвиг по фазе между выходными сигналами устройства превьппает заданный, то после переполнения счетчик )6 продолжает счет импульсов.В конце счета в счетчике 16 будет зафиксирован код превьппения фактического фазового сдвига относительно заданного. Выходным импульсом делителя б,сформированным в формирователе 19,этот код и единица триггера 1? переписываются в младшие .разряды делителя 6.

В результате следующий импульс переполнения делителя 6 будет сформирован раньше на величину кода, полученного в счетчике 16 в конце предыдущего цикла, фаза выходного сигнала фильтра 8 сдвинется вперед и компенсирует имевшуюся погрешность фазового сдвига.

Если фактический сдвиг по фазе между выходными сигналами меньше за. данного 90, то после окончания о единичного уровня на первом выходе дешифратора 10 появляется единичный уровень на втором выходе дешифратора !О (на выходах компараторов 5 и 9 единичнь1е уровни). Поскольку при этом счетчик 16 не заполнен, то триггер 1? находится в нулевом coct тоянин,элемент 12 открывается, а элемент )4 закрывается. На выходе элемента И )1 сохраняется единичный уровень, поддерживающий-открытым элемент 15 до переполнения счетчика 16. Когда триггер 1? устанавливается в "1", закрываются элементы 12 и 15, открывается элемент

14. В результате в следующем цикле .сигнал фильтра 8 будет задержан по фазе на выявленную в предыдущем цикле величину погрешности, т.е. заданный фазовый сдвиг между выходными сигналами устройства восстанавливается.

Установка счетчика 16 и триггера 17 в нулевое состояние производится выходным импульсом формирователя

19, задержанным элементом 2) на время опроса состояний счетчика 16 и триггера )7.

Погрешность задания фаз в предлагаемом устройстве определяется погрешностью неидентичности компараторов 5 и 9 и погрешностью дискретности 2и/2, где k — число разрядов делителя 2 (6), что значительно мень ше погрешности неидентичности фильт)5048 4 ров 4 и 8. Следовательно, точность предлагаемого устройства повышается.

Формула изобретения

Устройство для задания сдвига фаз, содержащее первый и второй де-. лители частоты, генератор импульсов, подключенный к счетному входу первого деЛителя частоты, один выход которого годключен к первому формирователю, выходы старших разрядов первого и второго делителей частоты через первый и второй усилители мощности подключены к первому и второму фильтрам соответственно, о т л ич а ю щ е е с я тем, что, с целью повышения точности задания сдвига фаз, в него введены счетчик, триг10

20 гер, дешифратор, первый и второй компараторы, первый, второй и третий элементы И, блок элементов И, инвертор, элемент ИЛИ, элемент задержки и второй формирователь, выходы первого и второго фильтров через первый и второй компараторы соответственно подключены к дешифратору, один выход деппифратора подключен к первому входу элемен25

30 та ИЛИ, а другой его выход подключен к первому входу первого элемента И, выход которого подключен к второму входу элемента ИЛИ и через

35 инвертор — к первому входу второго элемента И, второй вход которого соединен с выходом генератора импульсов, а выход подключен к входу второго делителя частоты, выход эле40 мента ИЛИ подключен к первому входу третьего элемента И, второй вход которого соединен с выходом генератора импульсов, а выход подключен к счетному входу счетчика, выход которого подключен к единичному входу

45 триггера, выход второго делителя час- . тоты подключен к второму формирователю, прямой выход триггера, вы" ход второго формирователя и выходы счетчика подключены к трем входам

50 блока элементов И, выход которого подключен к установочным входам младших разрядов второго делителя частоты, выход лервого формирователя подключен к установочным входам

55 старших разрядов второго делителя частоты, а выход второго формирователя подключен через элемент задержки к установочным входам счетчика

1215048 и к нулевому входу триггера чен к второму входу первого инверсный выход которого подклю- элемента. И.

Составитель А.Шубин

Редактор Е.Копча Техред Т.Тулик Корректор С,Щекмар

Заказ 903/53 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул. Проектная, 4