Стохастический интегратор

Стохастический интегратор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении интегрирующих маоин, вероятностных вычислительных и моделирзпощих устройств. Цель изобретения - расширение фушсциональных возможносте интегратора за счет интегрированиязнакопеременных функций и увеличения числа его выходов до дв. Интегратор содержит реверсивный счетчик т входы которого явл;. ются входами.устройства, элемент ЗАПРЕТ, суммирующий счетчик, группу элементов И, выходы которых соединены с входами элемента ИЛИ и вход синхронизации. Новьв4 является введение группы элементов НЕЭКВИВАЛЕНТНОСТЬ , группы каналов формирования потоков импульсов, каждый из которых содержит элемент И и элемент ЗАПРЕТ, источник случайного потока импульсов . Изобретение позволяет реализовать стохастический интегратор для знакопеременных функций (в том числе и для функций одного знака) , эффективно его использование в стохастических вычислительных и моделирующих устройствах, в которых в ходе работы требуется оперативно изменять параметры и структуру моделей в соответствии с заданной системой диффе- ; ренциальных уравнений. 3 ил. СО ел го

СО!ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (511,! (:.06 F 15/36

Ъ

ГОСУДАРСТОЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И 0THPhf

Ф . pê

Ф, ОГ1ИСАНИЕ ИЗОБРЕТЕНИЯ /

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3789477/24-24 (22) 11.09.84 (46) 28,02.86. Бюл, В 8 (72) А.С.Анишин (53) 681.3 (088.8) (56) Яковлев В.В., Федоров Р.Ф. Стохастические вычислительные машины. . Л., !974, с. 148 — 150.

Авторское свидетельство СССР

У 744607, кл, 606 F!5/36, 1978. (54) СТОХАСТИЧЕСКИЙ ИИТКГРАТОР (57) Изобретение относится к вычислительной технике и может быть использовано при построении интегрирующих машин, вероятностных вычислительных и моделирующих устройств. Цель изобретения — расширение функциональных возможностей интегратора за счет г интегрирования знакопеременных функций н увеличения числа его выходов до двух. Интегратор содержит ревер„„SU„„1215120 A сивный счетчик входы которого явлт. ются входами, устройства, элемент

ЗАПРЕТ, суммирующий счетчик, группу элементов И, выходы которых соединены с входами элемента ИЛИ н вход синхронизации. Новым является введение группы элементов НЕЭКВИВАЛЕНТНОСТЬ, группы каналов формирования потоков импульсов, каждый из которых содержит элемент И и элемент ЗАПРЕТ, источник случайного потока импульсов. Изобретение позволяет реализовать стохастическнй интегратор для знакопеременных функций (в том числе и для функций одного знака) эффективно его использование в стохастических вичислительных и моделирующих устройствах, в которых в ходе работы требуется оперативно изменять

/ параметры и структуру моделей в соответствии с заданной системой диффе- ренциальных уравнений. 3 ил.

1215120

Изобретение относится к вычислительной технике и может быть использовано при построении интегрирующих машин с последовательныгл переносом, стохастических вычислительных и моде. лирующих устройств.

Целью изобретения является расширение функциональных возможностей интегратора за счет интегрирования знакопеременных функций и образования выходов положительных и отрица тельных приращений интеграла.

Сущность изобретения состоит в реализации с помощью группы элементов НЕЭКВИВАЛЕНТНОСТЬ и старшего разряда реверсивного счетчика двоично-кодового представления значений знакопеременной подынтегральной функции. В результате у предлагаемого интегратора. появляется свойство системы с двухлинейным стохастическим кодированием текущих значений подынтегральной функции в виде случайной бернуллневской последовательности импульсов на одном иэ двух выходов, положительных либо отрицательных приращений интеграла.

На фиг. 1 приведена структурная схема предлагаемого интегратора; на фиг. 2 — структурная схема элемента НЕЭКВИВАЛЕНТНОСТЬ; на фиг.3— временные диаграммы, поясняющие работу интегратора.

Стохастический интегратор содержит входы положительных 1 и отрицательных 2 приращений подынтегральной функции, реверсивный (h +1) -разрядный двоичный счетчик 3, элемент

ЗАПРЕТ 4, Суммирующий 11 -разрядный счетчик S, группу h элементов IE3KВИВАЛЕНТНОСТЬ 6, (h +1) блоков 7 формирования потоков импульсов, каждый из которых содержит элемент И 8 и элемент ЗАПРЕТ 9, группу 10 элементов И, элемент ИЛИ 11, источник

12 случайного потока импульсов, вход 13 синхронизации, выходы поло жительных 14 и отрицательных 15 приращений интеграла.

Входы 1 и 2 интегратора соединены соответственно с сумирующим и вычитающим входами (h + 1) -го разрядного реверсивного счетчика 3.

Выход (h + 1 -и1)-го разряда реверсивного счетчика 3 через соответствующий элемент НЕЭКВИВАЛЕНТНОСТЬ 6 группы соединен с первым входом

М -го элемента И группы 10 (гп = 1, 10

2,....,11). Вторые входы элементов

НЕЭКВИВАЛЕНТНОСТЬ 6 группы объединены между собой и соединены с выходом старшего (h +1) -го разряда реверсивного счетчика 3 и с управляющими входами элементов И 8 и ЗАПРЕТ

9 (h + 1}-ro блока 7 формирования.

Выход источника 12 случайного потока импульсов через элемент ЗАПРЕТ 4 соединен со счетным входом счетчика 5, выход каждого из разрядов счетчика 5 соединен с объединенными управляющими входами элементов И 8 и

ЗАПРЕТ 9 соответствующего блока 7 формирования. Выходы элементов И 8 первых h блоков 7 формирования соединены -с первыми входами соответствующих элементов И группы 10, выходы которых соединены с входами элемента ИЛИ 11, выход которого соединен с объединенными информационными входами элементов И 8 и ЗАПРЕТ 9 (h+ 1) -ro блока 7 формирования.

Выход элемента ЗАПРЕТ 9 hi -ro блока 7 формирования соединен с объединенными информационными входами элементов И 8 и ЗАПРЕТ 9(t»+ 1) -ro блока 7 формирования(1т = 1, 2, l) . Вход 13 синхронизации соединен с управляющим входом элемента

ЗАПРЕТ 4 и с объединенныли информационными входами элементов И 8 и

ЗАПРЕТ 9 первого блока 7 формирования.

Каждый элемент НЕЭКВИВАЛЕНТНОСТЬ

6 группы реализует логическую функцию вида Z = Х Х V Хл Х2 с помощью типовых элементов И, ИЛИ, НЕ дискретной техники (фиг.2) и представляет собой последовательно соединенные элемент ЭКВИВАЛЕНТНОСТЬ и элемент НЕ.

Интегратор работает следующим образом.

Импульсы синхронизации с частотой Г г, (фнг.36)с входа 13 поступают на информационные входы элементов И

8 и ЗАПРЕТ 9 первого блока 7 формирования. На управляющие входы этих же элементов И 8 и ЗАПРЕТ 9 поступает двоичный сигнал,(фиг. 38) первого разряда счетчика 5, который работает в режиме пересчета случайного потока импульсов (фиг.3a) источника 12 с интенсивностью До . При этом для надежного прохождения импульсов синхронизации через блоки 7 формирования вход счетчика 5 на время действия импульсов синхронизации с помощью

1215) 20

h И= Си

О, 1, 2

Последовательность импульсов с вероятностью P1 (1)= 0,5 их появле-, ния в тактовые моменты t И(фиг.3 ) поступает на вход первого элемента

И группы 10. Идентичная случайная последовательность импульсов (фиг.3ф поступает на информационные входы элементов И 8 и ЗАПРЕТ 9 второго блока 7 формирования.

Работа второго блока 7 формирования аналогична работе первого блока 7, Управляющим сигналом второго блока 7 является двоичный сигнал (фиг.3e) с выхода второго разряда счетчика 5. Вероятности появления синхроимпульса на выходах элементов И 8-2 (фиг.3z) и ЗАПРЕТ 9-2 (фиг.3 ) также равны между собой и составляют соответственно:

30

Э5

Р, (1) = p, (О) р,()) = 0,5 ° 0,5 =

Р (0)т Р1 (0) p,(О} = 0,5 0,5 = — 2, 45 где р (l) = р (О)- вероятности состояний второго разряда счетчика 5.

С учетом того, что вероятности

Р, (1) = Р „(0)= 0,5 одинаковы для всех (т = 1, 2 ... h) блоков 7 формирования, вероятность появления синхроимпульса на входе элемента И 8- п группы 10 составит

Р„„())= 2; tv= ),ði

В процессе интегрирования на входы реверсивного счетчика 3 в унитарном коде поступают положительэлемента ЗАПРЕТ 4 отключается от источника 12;

Поскольку среднее время пребывания элементов И 8 — 1 и ЗАПРЕТ 9-1 в открытом состоянии одинаково, то вероятности Р„ (.1), Р,(0) событий, заключающихся в том, что импульс синхронизации появится на выходах элементов И 8-1 и ЗАПРЕТ 9-1 соответственно равны между собой и сос- 10 тавляют полную группу событий

Р„())+ Р„(0)= 1. Осюда следует, что

Р> (1) = Р,(0) = 0,5. Кроме того, при выполнении условия Я > 10 Г и обеспечивается независимость состояния 15 первого разряда счетчика 5 в тактовые моменты: ные и отрицательные приращения подын. тегральной функции. При этом подынте ральная функция может принимать как

° положительные, так и отрицательные значения. Знак (+), (— ) значений функции отображается состояниями старшего разряда реверсивного счетчика 3 а„„. О либо соответственно..Положительные значения подынтегральной функции в реверсивном счетчике 3 представлены прямым двоичным кодом Х„, отрицательные — допол" нительным двоичным кодом Х1)р .

Преобразование дополнительного двоичного кода Х в пРЯмой Х„р выполняет группа элементов НЕЭКВИВАЛЕНТНОСТЬ 6. В зависимости от состояния старшего (и + l) -ro разряда реверсивного счетчика ЗО + = О либо 1 каждый элемент НЕЭКВИВАЛЕНТНОСТЬ 6 группы передает состояние соответствующего разряда реверсивного счетчика 3 на первые входы h элементов И группы 10 без инверсии либо с инверсией соответственно. Приближенное равенство Х< < Х р справедливо с точностью до 2 и при больших значениях = 10-12 может рассматриваться как точное.

Таким образом, при любых значениях (положительных и отрицательных) подынтегральной функции на управляющих входах группы 10 элементов И действует двоичный код, который соотвествует абсолютным значениям ординат подынте гральной функции.

Преобразование абсолютных значений ординат подынтегральной функции в стохастическую последовательность импульсов (приращений интеграла) происходит следующим образом.

С выходов элементов И 8 первых н блоков 7 формирования последователь" ности Х„, несовместных событий (сиихроимпульсов) с вероятностями их появления Р„, = 2, п 1,п поступают на элементы И группы 10 где выполняются операции умножения:

P д„„ „либо Р ои, ь„где G(o)- пряМое (инверсное) состояние разрядов реверсивного счетчика 3.

Элемент ИЛИ И объединяет события (синхроимпульсы), появляющиеся на выходах 1 элементов И группы 10.

И

p(x„,)- а„„ т =x..1, N= l

О(Х Ор< 2 "-1 (2) 1215120

Из (2 ) следует, что вероятность появления синхроимпульса на входе элемента ИЛИ ll равна абсолютному значению ординаты подынтегральной функции, представленному в виде пра вильной двоичной дроби l Х р = О а„ а ......о„, .с „р 0,1, N = 1,Н

С выхода старшего (и+1)-го разряда реверсивного счетчика 3 информация о знаке подынтегральной функции .-поступает на управляющие входы эле ментов И 8 и ЗАПРЕТ 9 (g + 1) - ro блока 7 формирования и используется для подключения выхода элемента

ИЛИ .11 к каналу положительных 14 либо отрицательных 15 приращений интеграла.

1Î

Формула изобретения

Стохастический интегратор, содержащий реверсивный (h + 1)-разрядный двоичный счетчик, суммирующий и вычитающий входы которого являются 25 соответственно входами положительных и отрицательных подынтегральных приращений интегратора, элемент ЗАПРЕТ, суммирующий h -разрядный двоичный счетчик, группу элементов И, вы- 30 ходы которых подключены соответственно к входам элемента ИЛИ, о т л и— ч а ю шийся тем, что, с целью расширения функциональных возможностей за счет интегрирования знакопеременных функций, он содержит источник случайного потока импульсов, группу из h элементов НЕЭКВИВАЛЕНТНОСТЬ, (Н+ 1) блоков формирования потоков импульсов, каждый из кото- 40 рых состоит из элемента ЗАПРЕТ и элемента И, при этом h выходов реверсивного двоичного -счетчика подключены соответственно к первым входам элементов НЕЭКВИВАЛЕНТНОСТЬ 45

I . группы, вторые входы которых объединены с первыми входами элемента И и элемента ЗАПРЕТ Н+ 1) -го блока формирования потоков импульсов и подключены к (и+ 1) -разрядному выходу реверсивного двоичного счетчика, вторые входы элементов И и

ЗАПРЕТ (Н + 1) -го блока формирования потоков импульсов объединены и подключены к выходу элемента ИЛИ, а выходы элементов И и ЗАПРЕТ блока формирования потоков импульсов являются соответственно выходами отрицательных и положительных приращений интеграла интегратора, выход источника случайного потока импульсов соединен с -первым входом элемента ЗАПРЕТ, выход которого соединен со счетным входом суммирующе- . го н -разрядного двоичного счетчика, а второй вход объединен с первыми входами элементов И и ЗАПРЕТ первого блока формирования потоков импульсов и подключен к входу синхронизации интегратора, выход элемента И каждого из Н блоков формирования потоков импульсов соединен с первым входом соответствующего элемента И

rруппы, а вторые входы элементов И и ЗАПРЕТ в каждом блоке формирования потоков импульсов объединены и подключены к соответствующему из и выходов суммирующего п-разрядного двоичного счетчика, выход элемента ЗАПРЕТ каждого предыдущего из h блока формирования потоков импульсов, кроме последнего, подключен к объединенным первым входам элементов И и

ЗАПРЕТ последующего блока формирования потоков импульсов, выход элемента ЗАПРЕТ последнего Н -го блока формирования потоков импульсов является выходом значения вероятности данного разряда, выходы Н элементов

НЕЭКВИВАЛЕНТНОСТЬ группы с первого по И -й подключены к вторым входам элементов И группы с h -ro по первый соответственно.

Фма1

ВНИИПИ Заказ 908/57,Тира к 673 Подписное

Филиал ПИП "Патент", г. Упгород, ул. Проектная, 4