Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к средствам преобразования формы предс тавления информации и может быть использовано в системах передачи и обработки непрерьюных изменяющихся в большом диапазоне сигналов. Изобретение позволяет повысить точность преобразования непрерывных сигналов, существенно изменяющихся в процессе преобразования в условиях воздействия низкочастотной составляющей и высокочастотной составляющей помех, за счет введения в аналого-цифровой преобразователь , содержащий сравнивающее устройство , цифроаналоговый преобразователь и формирователь кода, фильтра высоких частот, инвертора, первого и второго сумматоров, первого и второго вероятностных реле , первого и второго ключей, первого и второго компараторов с гистерезисной характеристикой, первого, второго и третьего элементов ИЛИ, элемента задержки, управляемого усилителя. 1 з.п. ф-лы. I (Л to сд Од (

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

У 1

1" 1фъ /!

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ь °

° ° с

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21) 3610817/24-24 (22) 27.06.83 (46) 28.02,86. Бюл. N 8 (72) Ю.М.Коршунов, В.В.Симкин, В.Н.Кучеришин, 10.Н.Попов, Б.С. Маслеников, П.А.Щербаков, А.И.Бобиков, А..В.Симкин и В.С.Лупиков (53) 681.325(088.8) (56) Гитис Э.И. Преобразователи информации для электронных цифровых вычислительных устройств. М.:

Энергия, 1975, с. 297. йпяндин В.М. Цифровые измерительные устройства. М.: Высшая школа, 1981, с. 262, рис. 4-15. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к средствам преобразования формы представления информации и может быть использовано в системах передачи и

„„SU„„1215164 A (51) 4 Н 03 М l /60 обработки непрерывных изменяющихся в большом диапазоне сигналов.

Изобретение позволяет повысить точность преобразования непрерывных сигналов, существенно изменяющихся в процессе преобразования в условиях воздействия низкочастотной составляющей и высокочастотной составляющей помех, за счет введения в аналого-цифровой преобразователь, содержащий сравнивающее устройство, цифроаналоговый преобразователь и формирователь кода, фильтра высоких частот, инвертора, первого и второго сумматоров, первого и второго вероятностных реле, первого и второго ключей, первого и второго компараторов с гистерезисной характеристикой, первого, второго и третьего элементов ИЛИ, элемента задержки, управляемого усилителя. 1 з.п. ф-лы.

1215164 (Vк-7 и.-1) И

45

Изобретение относится к средствам преобразования формы представления информации и может быть использовано в системах передачи и обработки непрерывных изменяю- 5 щихся в большом диапазоне сигналов для преобразования их с постоянной относительной погрешностью квантования в двоичный позиционный код в условиях действия искажающих но- 10 мех.

Цель изобретения — повышение точности преобразования непрерывных сигналов, существенно изменяющихся в процессе преобразования 15 в условиях воздействия низкочастотной составляющей и высокочастотной составляющей помех.

На фиг. 1 представлена структурная схема аналого-цифрового пре- 20 образователя; на фиг. 2 — временные диаграммы, поясняющие его работу; на фиг. 3 — структурная схема управляемого усилителя.

Аналого-цифровой преобраэова25 тель содержит сравнивающее устройство 1, фильтр 2 высоких частот, управляемый усилитель 3, инвертор 4, первый 5 и второй 6 сумматоры, первое 7 и второе 8 вероят- 30 ностные реле, первый 9 и второй

10 ключи, первый 11 и второй 12 компараторы с гистерезисной характеристикой, первый 13, второй 14 и третий 15 элементы ИЛИ, элемент

16 задержки, формирователь 1 кода на реверсивном сдвиговом регистре, цифроаналоговый преобразователь

l8 (ЦАП), входную шину 19, (И-i)разрядную выходную шину 20, шину 40

"Сброс" 21.

Управляемый усилитель 3 выполнен на усилительных каскадах 22=!...

22=i, 23 и логическом устройстве

24. Логическое устройство 24 имеет И+! входов, на которые поступает (1+1)-разрядный двоичный позиционный код, управляющий коэффициентом усиления управляемого усилителя 3, и 2!+! выходов, которые соединены с соответствующими управляющими входами каскадов.

Коэффициенты усиления унравляемого усилителя 3 по первому и второму выходам выбраны иэ условий обеспечения постоянной относительной погрешности преобразования во всем диапазоне изменения сигнала

const, V(tK) где V<,V

V(t<) — уровень. входного сигнала в момент изменения значений уровней квантования, т.е. в моменты изменения значения выходного кода k =2,3,4, Моменты изменения значений уровней квантования сигнала определяют— ся уравнением (2)

При равномерной плотности распределения вероятностей полезного сигнала и обеспечения условий (1) и (2 ) каждому удвоенному значению входного сигнала должно соответствовать удвоенное значение величины интервала квантования

V(t K) =2U(t K ), где k= 2,3,4,...

В исходном состоянии реверсивный сдвиговый регистр 17 (РСР) сигналом, "Сброс" (фиг. 21, поступившим с шины "Сброс" 2I приводится в начальное состояние, при этом записывается логическая "1" в его "нулевой" (младший) разряд, а в остальные — "0"

При этом наличие "1" в "нулевом" (младшем) разряде PCP 17 соответствует нулевому полезному сигналу

V(t) на входе сравнивающего устрой-, ства 1 (фиг. 2а, ломаная 1) к нулевому потенциалу на выходе цифроаналогового преобразователя (ЦАП)

18. Под действием полученного (И+1)разрядного кода с выхода PCP 17, на выходе ЦАП 18 устанавливается нулевой потенциал (фиг. 2а, ломаная

2),а управляемый усилитель приводится в состояние максимального коэффициента усиления как по первому, так и по второму выходу. При нулевом сигнале V(t) на выходе устройства (фиг. 2а, ломаная 1) на выходе сравнивающего устройства 1, фильтра 2 высоких частот (ФВЧ 2), на первом и втором выходах управляющего усилителя 3 (фиг. 2 и, ломаная 1 и 2), на выходе инвертора 4, компаратора 11 с гистерезисной харакъ1215164 теристикой (фиг. 2,a), компаратора

12 с гистерезисной характеристикой (фиг. 2e), на выходах элементов

ИЛИ 13, ) 4 и 15 (фиг. 2ж) и на выходе элемента 16 задержки формируются сигналы, близкие по своему значению к нулю. Ключи 9 и 10 разомкнуты. Нулевой сигнал поступает с выхода инвертора 4 на первый вход сумматора .5 и со второго выхода усилителя 3 на второй вход сумматора 6. На второй вход сумматора

5 и первый вход сумматора 6 поступают потенциалы логических "0" с выходов соответственно компараторов 12 и 11 с гистерезисной характеристикой. На третьи входы сумматоров 5 и 6 подается напряжение смещения +Ucp, необходимое для обеспечения работы вероятностного реле

8 на сигналы отрицательной полярности, а также для обеспечения работы вероятностного реле 7 на сигналы положительной полярности.

Для этой же цели, а также чтобы применить одинаковые вероятностные реле используется инвертор 4.

Сигналы с выходов сумматоров 5 и

6 поступают соответственно на входы вероятностных реле 7 и. 8. Вероятностное реле определяет положение входного сигнала по отношению к положительному порогу a=@/2, где q — величина кванта преобразования, а вероятностное реле 8 определяет положение входного сигнала по отношению к отрицательному порогу -а=-q/2, при этом на выходе вероятностного реле 7 и вероятностного реле 8 формируется сигнал, пропорциональный вероятности пребывания входного сигнала соответственно выше положительного порога а и ниже отрицательного порога -а. Вероятность пребывания сигнала вьппе положительного порога а близка к нулю, поэтому на выходе вероятностного реле 7 формируется потенциал, близкий

-к нулю (фиг. 2ь). Аналогично на выходе вероятностного реле 8 формируется такой же потенциал (фиг. 2 ).

На неинвертирующие входы компараторов 11 и 12 с гистерезисной характеристикой подается опорное напряжение

У „, необходимое для обеспечения нужных режимов работы компараторов

ll и 12 с гистерезисной характерис- тикой.

При поступлении на вход устройства полезного сигнала положительной полярности V(t ), наложенной на него низкочастотной помехой x(t) и высокочастотной помехой s(t ) (фиг. 2о, ломаная I, 2), фильтр 2 высокой частоты подавляет низкочастотную помеху x(t) и пропускает практически без изменения полезный сигнал Ч(1) и высокочастотную помеху з(1) на вход управляемого усилителя 3. Со второго выхода управляемого усилителя усиленная с коэффициентом усиления К „,„, аддитивная смесь полезного сигнала V(t) н высокочастотной s(t) помехи (фиг, 2и, ломаная 2) поступает на второй вход сумматора 6, на первый вход которого поступает "0" с выхода компаратора !1 гистерезисной характеристики, а на третий вход поступает напряжение смещения +Усе .

Вероятность пребывания сигнала по- . ложительной полярности на входе ве25 роятностного реле 8 ниже порога отрицательной полярности -а (фиг.2 i) близка к нулю, поэтому вероятностное реле 8 не изменяет своего состояния и с его выхода на вход ком3р паратора 12 с гистерезисной харак-. теристикой поступает сигнал Q (t), близкий по своему значению к нулю (фиг. 2 ). С первого выхода управляемого усилителя 3 усиленная с коэф- . фициентом К „аддитивная смесь полезного сигнала V(t) и высокочастотной помехи s(t) (фиг, 2, ломаная !) поступает на первый вход сумматора ,5, на второй вход которого посту40 пает "0" с в да компаратора 12 с гистерезисной характеристикой, а на третий вход поступает напряжение смещения +Усе . Вероятность пребывания сигнала положительной

45 полярности выше положительного порога с на выходе вероятностного реле 7 возрастает, поэтому сигнал

Q„(t) отрицательной полярности, пропорциональный этой вероятности, также возрастает по своему абсолютному значению (фиг. 2 Ь). Временная диаграмма для случая инвертирования сигнала V(t) с наложенной на него высокочастотной помехой S(t)

55 на входе вероятностного реле 7 приведена на фиг. 2». Как только сигнал на выходе вероятностного реле

7 достигнет значения, соответствующего вероятности О, 5 (фиг. 2 g} на выходе компаратора 11 с гистерезисной характеристикой ll появляется сигнал логической "1 " (фиг.2 )

Этот сигнал поступает на управляющий вход ключа 9, на первый вход

:сумматора 6, на первый вход элемента ИЛИ 14 и на второй вход элемента ИЛИ 15, на вход сложения реверсивного сдвигового регистра

17. Ключ 9 замыкается и сигнал

Q, (t ) с выхода вероятностного реле

7 спадает со значения, соответствующего вероятности 0,5, до значения, соответствующего вероятности нуль (фиг. 2Ь) за время tp yp.=const, которое обуславливается внутренним сопротивлением ключа 9. В момент равенства нулю сигнала Я,(1) на выходе вероятностного реле 7 (фиг. 2S) на выходе компаратора 11 с гистерезисной характеристикой появляется сигнал логического "О" (фиг. 2 ). Таким образом, на выходе компаратора 11 с гистерезисной характеристикой 11 формируется импульс, который поступает на первый вход сумматора 6 и этим блокирует вероятностное реле 8 на время своего существования t q >p. (фиг. 2л). Блокировка вероятностного реле о необходима для того, чтобы избежать его ложного срабатывания в момент записи нового значения выходного кода, когда полезный сигнал нарастает. Реверсивный сдвиговый регистр 17 переводится из режима "Хранение" в режим

"Сдвиг вправо", т,е. происходит

"сдвиг в сторону старших разрядов" передним фронтом импульса, поступающего с выхода компаратора 11 с гистерезисной характеристикой (фиг. 2 ) через элемент ИЛИ 14 на его вход сложения, а на вход вычитания реверсивного сдвигового регистра 17 при этом поступает нуль с выхода компаратора 12 с гистерезисной характеристикой (фиг. 2,e) через элемент ИЛИ 13. Передний фронт импульса с выхода компаратора ll с гистерезисной характеристикой поступает также через элемент ИЛИ 15 на вход элемента 16 задержки, где задерживается на вре-, мя 1у . Задержка импульса элементом 16 задержки необходима для надежного обеспечения режима "Сдвиг

1215164 вправо" реверсивного сдвигового регистра 17 в момент прихода переднего фронта импульса с выхода элемента !6 задержки на третий (тактовый) вход регистра 17. С приходом переднего фронта импульса с выхода элемента 16 задержки на третий (тактовый) вход реверсивного !

0 сдвигового регистра 17 на его (И+!)-разрядном выходе 20 происходит сдвиг "l" на один разряд в сторону старших разрядов. В данном случае осуществляется сдвиг "1" !

5 из "нулевого" разряда в первый разряд. Полученный (0+1) разрядный позиционный код с выхода реверсивного сдвигового регистра 17 поступает на соответствующие уп20 равляющие входы управляемого усилителя 3, Код, образованный Й стар-. шими разрядами реверсивного сдвигового регистра 17, поступает на соответствующие входы N-разрядного

ЦАП 18. В соответствии с записанным на выходе реверсивного сдвигового регистра 17 кодом коэффициент усиления управляемого усилителя 3 по первому и по второму вы30 ходу изменяется, а на выходе ЦАП 18 формируется потенциал У(1), который поступает на инвертирующий вход сравнивающего устройства 1 (фиг.2а ломаная 2). На выходе сравнивающего устройства 1 формируется разностный сигнал Е (t)=V(t)-F(t) с наложенной на него низкочастотной помехой x(t) и ВЧ помехой s(t), который поступает на вход фильтра 2 высокой частоты (фиг.2о). С оконча40 нием тактового импульса с выхода элемента ИЛИ 15 (фиг. 2зк) и задержанного на время t р элементом 16 задержки заканчивается первый такт.

Если входной сигнал V(t) (фиг.2а, 45 ломаная 1} продолжает нарастать, то нарастает и разностный сигнал

Z (t) (фиг.2О), тогда весь цикл работы устройства повторяется.

Если разностный сигнал Z (t) (фиг, 2f) спадает, т.е, спадает сигнал V(t) (фиг. 2а, ломаная 1), то вероятность пребывания его ниже отрицательного порога -а растет. Поэтому сигнал a<(t) отрицательной полярности с выхода вероятностного реле 8 (фиг. 2f), пропорциональный этой вероятности, растет по абсолютной величине и при достиже1215164

5 !

О

55 нии уровня, соответствующего вероятности 0,5, на выходе компаратора 12 с гистерезисной характеристикой формируется сигнал логической "1" (фиг. 2е). В этом случае предложенное устройство будет работать аналогично, как на возрастание сигнала Ч(1) на входе устройства, только будет работать цепочка, в состав которой входят следующие элементы: сумматор 6, вероятностное реле 8, ключ 10, компаратор 12 с гистерезисной характеристикой, элемент ИЛИ 13 вместо цепочки, образованной элементами: инвертор 4, сумматор 5, BP 7, ключом 9, компаратор 11 с гисте; резисной характеристикой, элемент

ИЛИ 14. А сдвиг "1", записанный в одном из разрядов реверсивного сдвигового регистра 17, осуществляется на один разряд "влево", т.е. в сторону младших разрядов.

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий сравнивающее устройство, первый вход которого является входной шиной, а второй вход соединен с выходом цифроаналогового преобразователя, входы которого соединены с первьпки выходами формирователя кода, которые являются первыми выходными шинами, отличающийся тем, что, с целью повышения точности преобразования непрерывных сигналов, введены фильтр высоких частот,инвертор, первый и второй сумматоры, первое и второе вероятностные реле, первый и второй ключи, первый и второй компараторы с гистерезисиой характеристикой, первый, второй и третий элементы ИЛИ, элемент задержки, управляемый усилитель, а формирователь кода выполнен на реверсивном сдвиговом регистре, при этом первые и второй входы управляемого усилителя соединены соответственно с первыми и вторыми выходами реверсивного сдвигового регистра, второй выход которого является второй выходной шиной, третий вход управляемого усилителя через фильтр высоких частот соединен с выходом сравнивающего устройства, а первый выход через

50. инвертор — с первым входом первого

I сумматора, второй вход которого объединен с первыми входами первого и третьего элементов ИЛИ, второго ключа и соединен с выходом второго компаратора с гистерезисной характеристикой, третий вход является шиной напряжения смещения, а выход соединен с входом первого вероятностного реле, первый вход первого компаратора с гистерезисной характеристикой объединен с первым входом первого ключа и соединен с выходом первого вероятностного реле, второй вход является шиной порогового напряжения, первый вход второго элемента ИЛИ объединен с вторыми входами третьего элемента ИЛИ, первого ключа и первым входом второго сумматора и соединен с выходом первого компаратора с гистереэисной характеристикой, причем второй выход управляемого усилителя соединен с вторым входом второго сумматора, третий вход которого является шиной напряжения смещения, а выход соединен с входом второго вероятностного реле, первый вход второго компаратора с гистерезисной характеристикой объединен с вторым входом второго ключа и соединен с выходом второго вероятностного реле, второй вход второго компаратора с гистерезисной характеристикой является шиной опорного напряжения, второй вход первого элемента ИЛИ объединен с вторым входом второго элемента ИЛИ, третьим входом третьего элемента ИЛИ и является шиной "Сброс", выход первого элемента ИЛИ соединен с первым входом реверсивного сдвигового регистра, второй вход которого соединен с выходом второго элемента ИЛИ, а третий вход через элемент задержки — с выходом третьего элемента

ИЛИ, а выходы первого и второго ключей являются шиной нулевого потенциала.

2. Преобразователь по п. 1, отличающийся тем, что управляемый усилитель выполнен на усилительных последовательно соединенных каскадах с цифровой ре, гулировкой коэффициента усиления ,и логическом устройстве, входы

1215164

20 еУай ряд

1-а у

Улрабляеныи усилитель

1дьиЫ вЂ” t

° ° ° ° ° ° ° ° °

Фи. 2 которого являются первыми и вторым входами управляемого усилителя, вход первого усилительного каскада является третьим входом управляемого усилителя, выход предпоследнего усилительного каскада является пеовым выходом упя,а

oft..

Ф яд 1 — l

hmp d f

2PrPPPOp(JpNpto p ) я" о1

«я 1 ° ° ° ° ° ячая А равляемого усилителя, а выход последнего усилительного каскада— вторым выходом управляемого усилителя, при этом вторые входы усилительных каскадов соединены с соответствующими выходами логического устройства.

ВНИИПК Закаэ 911/59

Тираж 818 Подписное

Филиал ППП "Патент", r,Ужгород, ул.Проектная, 4