Цифроаналоговый преобразователь

Цифроаналоговый преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычисли тельной и измерительной технике и может быть использовано для преобразования цифровых величин в аналоговые . Изобретение позволяет повысить точность цифроаналогового преобразования за счет использования избыточных-измерительных кодов 1ШК) и введения блока элементов И, ёлока элементов ИЛИ, блока определения знака кода, блока адресации, второго и третьего.регистров, дополнительного цифроаналогового преобразоват.еля, блока сравнения и блока сверткиразвертки кодов Основной и дополнительный цифроаналоговые преобразователи ((tlAn:) выполнены на основе ИИК, что позволяет обеспечить работу устройства в двух режимах-поверки и непосредственного преобразования, при этом в режиме поверки определяются коды реальных весов неточных старших разрядов основного ЦАП. последовательно от младшего из неточных разрядов к старшему и записываются в блок памяти. В режиме преобразования входной код преобразуется в рабочий код, учитьшающий ре-г альные веса разрядов основного ДАЛ, который используется для формирова- - ния выходного сигнала. 2 з.п. ф-лы, 10 ил. i СП

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

1 11 ф Н 03 N 1/66

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PGH0MV СВИДЕТЕЛЬСТВУ

11(,1;Г 1ЩЧ1» Г,.Я

ФФ М % ф

{21) 3783033/24-24 (22) 06. 07. 84. (46) 07.03.86. Бюл;У 9 (72) А.П.Стахов, А.Д.Азаров, В.И.Моисеев, В.Я.Стейскал, H.À.Масленникова и P,С.Оганесян (53) 681 ° 325(088.8) (56) Авторское свидетельство СССР

Ф 864548, кл. Н 03 К 13/02, 1981.

Авторское свидетельство СССР У 953721, кл. Н 03 К 13/02, 1982. (54) ЦИФРОАНАЛОГОВЬЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычисли. тельной и измерительной технике и может быть использовано для преобразования цифровых величин в аналоговые. Изобретение позволяет повысить точность цифроаналогового- преобразования за счет использования избыточных-измерительных кодов 1,ИИК) и введения блока элементов И, блока элементов ИЛИ, блока определения зна„„SU„„1216829 A ка кода, блока адресации, второго и третьего регистров, дополнительного цйфроаналогового преобразовате-. ля, блока сравнения и блока сверткиразвертки кодов, Основной и дополнительный цифроаналоговые преобразователи (/ЦАП) выполнены на основе

ИИК, что позволяет обеспечить работу устройства в двух режимах-поверки и непосредственного преобразования, при этом в режиме поверки определяются коды реальных весов "неточных" старших разрядов основного ЦАП, последовательно от младшего из "неточных" разрядов к старшему и записываются в блок памяти. В режиме преобразования входной код преобразуется в рабочий код, учитывающий ре-: VJ альные веса разрядов основного ЦАП, С который используется для формирования выходного сигнала. 2 з.п. ф-лы, g

10 ил.

1 1г

Изобретение относится к области вычислительной и измерительной техники и может быть использовано для преобразования величины в аналоговые.

Цель изобретения — повышение точности цифроаналогового преобразования.

На фиг.i приведена структурная схема цифроаналогового преобразования; на фиг.2 — функциональная схема блока адресации; на фиг.3 — функциональная схема блока определения знака кода; на фиг.4 — блок-схема алгоритма суммирования кодов; на фиг.5 — вычитания кодов; на фиг.6—

9 — блок-схема алгоритма работы блока управления; на фиг.10 — функциональная схема блока управления.

Цифроаналоговый преобразователь (фиг.1)) содержит входные шины 1, цифровой коммутатор 2 (ЦК), первый регистр 3 (РГ1), блок 4 элементов

И (БЗ И), блок 5 свертки-развертки кода (БСРК )» блок 6 элементов ИЛИ (БЗ ИЛИ), блок 7. развертки кода (БРК), блок 8 определения знака кода (БОЗ), блок 9 памяти (БП), блок 10 адресации (БА), блок 11 управления (БУ), второй регистр 12 (PI 2), дополнительный цифроаналоговый преобразователь 13 (ДЦАП), блок

14 сравнения (БС), основной цифроаналоговый преобразователь 15 (ОЦАП) третий регистр 16 (РГЗ), выходную шину 17 цифроаналогового преобразователя.

Блок 10 имеет управляющие входы

18 и выходы 19. Блок 8 имеет входы

20 и выход 21. Блок 11 управления имеет первый выход 22, второй выход

23, третьи выходы 24, четвертый выход 25, пятые выходы 26, шестые выходы 27, седьмые выходы 28, вось- мые выходы 29, первые входы 30, второй вход 31, третий вход 32, четвертый вход 33. Блок 10 адресации (фиг.2) может быть выполнен на первом и втором счетчиках 34 и 35 и цифровом коммутаторе 36. Блок 8 определения знака кода (фиг.3) может быть выполнен на элементе ИЛИ-НЕ, имеющем П -входов, где 1! — число разрядов преобразуемого кода. Блок

11 управления выполнен на первом и втором регистрах 37 и 38, генераторе

39 тактовых импульсов, постоянном запоминающем устройстве 40, програ мирование которого осуществляется о .есо

1 при l. =O рЯ- !) »- р(C-P-1) при Г>0 P,CC )=

В коде "золотой" р-пропорции любое действительное число может быть представлено в .виде

Ю (3)

7- = " е < р

45 аю где А — двоичная цифра; с! — вес 1-го разряда; р = 1,2,3... — параметр кода.

Чтобы определить вес 1-го разряда для различных параметров кода, необходимо решить уравнение хР— хР— 1 = О, (4) которое является характеристическим уравнением полинома (3). Отношение соседних р-чисел Фибоначчи для больших номеров также приближается

KOINE.

16829 2 в соответствии с блок-схемой алгоритма (фиг.б — 9) работы блока управления.

Цифроаналоговые преобразователи

l3 и 15 должны быть выполнены на основе избыточных кодов с иррациональными основаниями. Наличие в разрядах таких преобразователей отклонений от требуемых значений в опре10 деленных пределах не приводит к разрывам в выходной характеристике.

При реализации же ЦАП на основе неизбыточного двоичного кода с разрядами, неточно соответствующими

l5 требуемым значениям, выходная характеристика цифроаналогового преоб-. разователя претерпевает разрывы.

К кодам с иррациональным основанием относятся р-коды,, Фибоначчи и коды золотой р-пропорции.

В коде Фибоначчи любое натуральное число Л можно представить в виде

Н-1

N = Q a e PP Ce), C )

25 =1 где р=1,2,3 ... — параметр кода; — разрядность представления числа 11 в р-коде Фибоначчи;

С! — двоичная цифра в Г -м F

ЗО разряде кода; р(Р) — вес Г -ro разряда, равный

1 .-му р-числу Фибоначчи, причем E-e число Фибоначчи вычисляется по следующей рекурентной формуле

1216829 4

1Я„ „„, — отклонение от требуемого значения веса (n- 1) -го разряда;

Я„, Я„ — значение весов 1-го и (p+2) го младших разрядов соответственно.

Например для ЦАП, построенного

Ф на основе 1-ro кода Фибоначчи (в дальнейшем все примеры будут иллюст1О рироваться для такого ЦАП), при И = .= 8 ио Q = 10% 1т1 будет равно 2, поскольку q > a q = 1,3 > (табл. 1) .

Пбсле изготовления предлагаемого

15 -ЦАП измеряются реальные веса точных" разрядов, их кодовые эквивален-;. ты записываются в блок 9 памяти и в дальнейшем используются для коррекции. Определение кодов реальных весов "неточных" разрядов произвоцится в режиме поверки и осуществля тся последовательно от младшего иэ

"неточных разрядов к старшему.

При этом вспомогательный ЦАП 13

25 генерирует ступенчато нарастающий аналоговый сигнал А, число уровней которого соответствует числу "неточных" разрядов основного ЦАП 15.

Определение реального веса каждого "неточного" разряда производится за два цикла. В первом цикле происходит преобразование 1 -й ступени сигнала А, поступающего на второй

1. вход блока 14 сравнения, в код К "

При этом на первый вход блока 14 поступает компенсирующий аналоговый сигнал А1, формирующийся на выходе ЦАП 15, По команде из блока 11 управления старший разряд третьего регистра 16

40 устанавливается в единичное состояние. На выходе ЦАП 15 при этом.появится аналоговый сигнал А11 равныи весу старшего разрядами, . С помощью блока 14 производится сравнение

45 величин аналоговых сигналов А„" и А1 .

Выходной сигнал 1 блока 14 удовлетворяет условию

Характерной особенностью данных кодов является неоднозначность представления цифровой информации, 1 т. е. одному результирующему числу может ставиться в соответствие определенное количество разных кодовых комбинаций. Для р-кодов существует единственная минимальная форма представления цифровой величины, т.е. после каждой значащей единицы

s кодовой комбинации следует не менее Р-нулей. Переход от минимальной формы к неминимальной осуществляется с помощью операции развертки кода, которая заключается в замене единицы в P --м разряде на единицы в (E -1) -м и (Р -р-1) -м разрядах.

Операция свертки является обратной операцией развертки. Данные операции не изменяют результирующего значения эквивалента, представляемого кодовой комбинацией, а изменяют лишь форму представления самой кодовой комбинации. В этом заключается неоднозначность представления цифровой информации в данных кодах. 0, если А1 (А, (1, если А > АКр. (6)

55

Устройство работает в двух режимах. в режиме поверки и в режиме непосредственного преобразования входного кода с иррациональными основаниями в аналоговую величину.

Поверка преобразователя осуществляется на основе сравнения различных кодовых представлений, соответствующих одному и тому же значению аналоговой величины.

В режиме поверки производится определение кодов реальных весов разрядов основного ЦАП 15, причем

11

его разряды делятся на группу неточных" (старших) разрядов и на группу "точных (младших) разрядов. Такой подход справедлив для формирования весов разрядов ЦАП с одинаковой относительной погрешностью оЯ . В этом случае абсолютные отклонения 6 Q< от требуемых значений Яр z<

1 „6 0.п-м+ 6 Чр.2 (5) где Н вЂ” количество разрядов основного ЦАП 15;

Если в результате сравнения Ч,=

1, то g -й разряд в третьем регистр» ре 16 остается в единичном состоянии.

Далее происходит включение следующего(h -11 -го разряда. При этом компенсирующий аналоговый сигнал Арг станет равным сумме величин Q и Q>=<, 1216829

Если же „= О, тоИ-й разряд в регистре 16 сбрасывается в нулевое

l состояние и также включается следующий1 )-1) -й разряд,,г1ри этом А,„г =

=ЯДалее производится сравнение аналоговых сигналов А> и А „ . Преобразование осуществляется, за 1 этапов сравнения. Величина компенсирующего аналогового сигнала А к на каждом этапе определяется

И

Д: )(.Q ) (7) (7)

Е=1 15 где g — выходной сигнал блока 14 на

Г

Г -м этапе;

Q g,,— вес f -8+1) -ro разряда

ЦАП 15.

Причем блок 11 управления в первом20 цикле выдает сигнал запрета на включение J-го поверяемого разряда.

По выходным сигналам блока 14 сравнения и с помощью блоков 3 — 11

25 результат первого кодирования д -й

t ступени аналогового сигнала К вычисляется в блоке 5 по формуле

j-1

К„ — ое Мр

Г т1 где О p » «двоичная цифра Г -го разря) да, определяемая блоком 14;

Йр — код реального веса Г -ro разряда, хранящийся в блоке 9 памяти. 35

J-1

Вычисление суммы

Щ исходит следующим образом.

Если блок 14 сравнения в процессе поразрядного уравновешивания вырабатывает сигнал, оставляющий Y и разряд ЦАП 15 включенным ((г = 1), то код реального веса 1 -ro разряда ,N1 переписывается из блока 9 памяти в блок 7 развертки кода, выполняющего в данном процессе функции регистра, и суммируется с содержимым бло50 ка 5 свертки-развертки кода (содержимое блока 5 при Г = 1 является нулевым). Операция. суммирования осуществяяется следующим образом. При наличии для каждого разряда выходного сигнала с блока 6 элементов

ИЛИ и отсутствии сигнала с блока 4 элементов И в данный разряд блока 5 свертки-развертки кода записывается единица и происходит операция приведения кода к минимальной форме

1 свертка) . Если при этом содержимое блока 7 станет нулевым, блок 8 определения знака выработает сигнал, который явится признаком окончания суммирования, иначе в блоке 5 происходит один такт развертки кода и аналогичное суммирование кодовых комбинаций, находящихся в блоках 5 и 7, Блок-схема алгоритма выполнения операции суммирования представлена на фиг.4. Пример выполнения операции суммирования приведен в табл.2.

После появления гризнака окончания операции суммирования в обнуленный блок 7 из блока 9 памяти переписывается код реального веса следующего значащего (оставленного включенным по результату опроса блока 14) разряда. Операция суммирова- ния.повторяется для всех значащих разрядов кода К . Результат образу-

3 ется в блоке 5.

Во втором цикле производится повторное уравновешивание ) -й ступени аналогового сигнала А блоками 1!

16, причем запрет включения g --го поверяемого разряда не происходит.

Код К„ второго результата уравновешивания получается последовательным вычитанием из кода К, хранящегося в блоке 5 после первого цикла реальных весов разрядов Мг, оставленных включенными в результате повгорного кодирования.

Выполнение операции вычитания производится путем развертки кодовых комбинаций в блоке 5 свертки-развертки кода и блоке 7 развертки кода и установки в нулевое состояние совпадающих значащих разрядов кодов. Указанный процесс происходит до появления нулевой кодовой комбинации, хотя бы н одном из блоков развертки.

Признаком появления нулевой кодовой комбинации является отсутствие сигналов совпадений значащих разрядов кодов, поступающих с выхода блока

4 элементов И. По окончании вычита» ния производится операция суммирова ния для переписи результатов в блок

5 и приведения его к минимальной форме.

Блок †схе алгоритма выполнения операции вычитания представя на на

7 1216829 8 фиг..5. Пример выполнения операции поступающими из вычитания для двух кодов Фибоначчи блок 7 развертки код приведен в табл.3. Установка совпа- начинается со старши дающих значащих разрядов в нулевое производится путем в состояние обозначается. ции вычитания над со

Таким образом, код 1 „ второго 5 и 7. Определение р результата уравновешивания вычисляет- пения производится а ся в блоке 5 по формуле ния блока 7 блоком 8 (8) и

К; =К„ -Е а"е ме Ф (s) е10

20

30

3 pemHMa повер

50

55 h где d — двоичная цифра 1 -го разряда, определяемая блоком 14 при повторном уравновешивании..

Причем, так как с целью упрощения вычислений перед началом, режима самоповерки кодам реальных значений весов "неточных" разрядов присваивается нулевое значение (в выражении (8) М,1 = О), то код К„ будет соответствовать коду реального значения веса g -ro разряда(Hq = Kj).

Далее код NJ переписывается в блок 9 памяти. На этом. процесс определения кода реального значения веса J -го разряда основного ЦАП 15 заканчивается.

Определение кодов реальных значений весов остальных неточных

11 It разрядов происходит аналогично и с учетом ранее определенных кодов весов младших "неточйых" разрядов.

После определения всех К режим поверки заканчивается.

Пример определения веса 6-го разряда ЦАП при А = 16 показан в табл.5 ° В табл.4 приведено начальное состояние блока 9 памяти.

Итак, код Фибоначчи реального веса 6-ro разряда равен 0010101

12 > . Содержимое блока 9 памяти после определения К „ приведено в табл.б.

В режиме непосредственного преобразования входной код поступает на вход 1 устройства, посредством блоков 2,3,4,5,6,7,8,9,10,11,15 и 16 преобразуется в аналоговую величину на выходе 17 устройства.

Преобразование осуществляется следующим образом.

Входной код К через цифровой ком-. муматор поступает в регистр.3, а затем B блок 5 свертки-развертки, кода и сравнивается с кодами реальных весов разрядов основного ЦАП 15 блока .9 памяти в а. Сравнение х разрядов и

ыполнения операдержимым блоков езультата сравнализом состояопределения знака по окончании операции вычитания. Если содержимое блока 7 равно нулю (входной код К больше кода реального веса N ), то в регистре

1б соответствующий C-й разряд устанавливается в,единичное состояние, 1

1 разность (К - о М ), образован(=п ная в блоке 5, переписывается в регистр 3, и в дальнейшем сравнение происходит с этой разностью. Если содержимое блока 7 не равно нулю (код реального веса больше входного . кода), то соответствующий разряд в регистре 16 включается и содержимое регистра 3 не изменяется.

Процедура повторяется для всех кодов реальных весов, записанных в блоке 9. В результате в регистре 16 формируется рабочий код Кр.

Пример преобразования входного кода К = 1001010, g = 281о в рабочий код К> показан в табл.8.

В табл.7 приведено содержимое блока 9 памяти после окончания

После формирования рабочего кода

К и поступления его на вход основного ЦАП 15 на выходе 17 устройства появляется аналоговая величина, значение которой соответствует входному коду.

Формула изобретения

1. Цифроаналоговый преобразователь содержащий цифровой коммутатор, первый регистр, блок развертки кода, блок памяти, основной цифро-;. аналоговый преобразователь, выход которого является выходной шиной, блок управления, первый выход которого подключен к управляющему входу цифрового коммутатора, второй выход подключен к управляющему входу первого региста, третьи выходы подключены к соответствующим управляющим входам бл .ка развертки кода, четвертый выход подключен к управ9 ь ляющему входу блока памяти, о т л и ч а ю шийся тем, что, с целью повышения точности, введены блок элементов И, блок элементов

ИЛИ, блок определения знака кода, блок адресации, второй и третий регистры, дополнительный цифроаналоговый преобразователь, блок сравнейия, блок свертки-развертки кода, управляющие входы которого подключены к соответствующим пятым выходам блока управления выходы — к

) соответствующим информационным вхо216829

10 ь дополнительного цифроаналогового преобразователя, выход которого подключен к первому входу блока сравнения, второй вход которого подключен к выходу основного цифроаналогдвого преобразователя, выход подключен к третьему входу блока управления, четвертый вход которого является шиной Запуск, восьмые выходы подключены к соответствующи . управляющим входам третьего регистра, выходы которого подключены к соответствующим входам основного дам блока памяти, первым входам блока элементов И, первым входам блока элементов ИЛИ, первым информационным входам цифрового коммутатора, вторые информационные входы которого являются соответствующими входными шинами преобразователя, выходы подключены к соответствующим информационным входам первого регистра, выходы которого подключены к соответствующим первым информационным входам блока свертки-развертки кода, вторые информационные входы которого объединены с соответствующими первыми информационными входами блока развертки кода, соответствующими первыми входами блока управления и подклЮчены к соответствующим выходам блока элементов

И, третьи информационные входы объединены с соответствующими вторыми информационными входами блока развертки кода и подключены к соответствующим выходам блока элементов

ИЛИ, вторые входы которого объединены с соответствующими вторыми входами блока элементов И, соответствующими входами блока определения знака кода и подключены к соответствующим выходам блока развертки кода, третьи информационные входы которого подключены к соответствующим выходам блока (памяти, входы адреса которого подключены к соответствующим выходам блока адресации, управляющие входы которого подключены к соответ.ствующим шестым выходам блока управления, второй вход которого подключен к выходу блока определения знака кода, седьмые выходы подключены к соответствующим управляющим входам второго регистра, выходы ка;араго подключены к соответствующе входам

55 цифроаналогового преобразователя.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что блок управления выполнен на первом и втором регистрах, генераторе тактовых импульсов, постоянном запоминающем устройстве, входы с первого по девятый которого подключены к соответствующим выходам первого регистра, входы с десятого по +9, где 1 — число разрядов преобразуемого кода, являются первыми входами блока— управления, вход h + 10 является вторым входом блока управления, вход H+ 11 — третьим входом блока управления, выходы с первого по восемнадцатый подключены к соответствующим информационным входам

1 второго регистра, выходы с девятнадцатого по двадцать седьмой — к соответствующим информационным входам первого регистра, первый управляющий вход которого является четвертым входом блока управления, второй управляющий вход подключен к прямому выходу генератора тактовых импульсов, инверсный выход которого подключен к управляющему входу второго регистра, первый выход кото- рога является первым выходом блока управления, второй выход является вторым выходом блока управления, выходы с третьего по шестой являются пятыми выходами блока управления, седьмой и восьмой выходы— третьими его выходами, девятый выход является четвертым ега выходом, выходы с десятого па четырнадцатый являются шестыми его выходами, пятнадцатый и шестнадцатый выходы— седьмыми выходами, семнадцатый и восемнадцатый выходы — восьмыми выхода-. ми блока управления.! г

1216829

Таблица 1

Номер разряда 8 7 6 5 4 3 2 1

Требуемый вес разряда

21 13 8 5 3 2

Реальный вес разряда

"неточные" точные"

Таблица 2

Номер разряда

Бло

ТакБлок

Номера разрядов

7 6 5 4 3 2 ты

8 1

2 1

Вес разрядов

21 13 8 5 3 2 1 1

0 1 0 0 1 0 0 0 4 0 0 0 0 1 0 0 0

1 5

0 0 1 0 1 0 1 0 6 0 1 1 0 0 0 1 0

5 0 ! 0 I 0 0 0

5 1 0 0 0 1 0 0 0

7 0 0 0 0 1 0 0 0

5 0 1 1 0 0 1 1 0 4 0 0 0 0 0 0 0 0

7 0 0 0 0 1 0 0 0 6 0 1 1 0 1 1 1 0

5 0 ! 0 1 I 0

1 0 0 1 0 0 1 0

0 0 0 0 0 0 0 0

Результат 5

1 0 0 1 0 0 1 0

Максимальное отклонение от требуемого веса разряда

6Q! при о Я

107

2113080503020101

21+ 13+ 8 5+ 3+ 2+ 1+ 1+

2,1 1,3 0,8 0,5 0,3 0,2 0,1 0,1

14

Таблица 3!

1216829

Номер разряда

ТакБлок 4

Блок

8 7 6 5 4 3 2 1 ты

Номер разряда е

Вес разряда

8 7 6 5 4 3 2 1

21 13 8 5 3 2 1 1

1 5 1 О 1 О 0 1! О О! 1: .!

7 0 0 0 1 0 0 1 0

5 1 О О 1 1 О 1 4

7 О О О 0 1 О 1 О

О О О О О О

2 5 . 1 0 0 1 0 0 1 0

7 0 0 0 0 0 I 0 0

5 О 1 1 О 1 1 0 ?

7 О О О О О О 1 1 О О О

О О О 1

5 5 0 1 1 0 1 1 0 0

7 О О О О О О 1 О

5 О 1 1 О 1 О 1 .!

7 О О О О О О О О О О

О О О 1.4 5 О 1 1 О 1 О 1 О

О О О О О О О О

5 О 1 1 О 1 О О 1

7 О О О О О О О О

0 О О О О 0 О О

Результат

0 1 I 0 1 0 0 1

1 О

Таблица 4

5 4

Номер разряда

Реальный вес разряда

Блок 9

0000000 0000000 0010000 000)000 0000100 0000010 0000001, 16

1216829

Таблица 5!

Так-

Блок 5

Блок 16

8 1 5

Блок

21 13 3 2 l ты

2 1 г! !3

Блок 15

12 8 5

22 3 2 1 о о о о о о о о о о о о о о

2 О О О О О О О 1 . О О О О О О О

3 О О 1 О О О О 1 0 О 1 О О О О

4 О О 1 О О О О 1 О О О О О

5 О О 1 1 1 О О О 1 О О 1 О О

6 О О 1 1 l О О О 1 О О 1 О О

7 О О 1 1 1 О 1 0 О 1 0 О 1 О О

8 О О 1 1. 1 О О

О 1 О О 1 О О Kj

9 1 О О О О 0 О 0 0 1 О О 1 О О

10 О 1 О О О О 0 l O О О 3 1 О О

11 О 1 1 О О О О О О 1 О О 1 О О

12 О 1 О 1 О О О О О 1 О О 1 О О

13 О 1 О О 1 О О 1 О 1 О О 0 О О

14 О 1 О О 1 l О О 0 1 О О О О О

15 О 1 О О 1 О 1

0 О. 1 О 1 О 1

Та блица 6

Номер разряда

Реальный вес разряда 22

Блок 9 0000000 0010101 0010000 0001000 0000100 0000010 0000001

1216829

18

Та блица 7

I в

Номер разряда

5 4 3 2 1

Реальный вес разряда

8 5 3

22 Р

Блок 9 10000010 00101010 00100000 00010000 0000100P QPPPP!QPP QPP00010

Т а блица 8

ТакОпе- Блок

Содержимое блока к ты рация

Вес разрядов

I Т

21 13 8 5 3 2 1 1

5 О . О О 1 О О 1 О 7. О О О О О О 0 О 1

2 — 5 О О О 1 0 О 1 . О

7. О- О 1 О 1 О 1 О

5 О О О О О О О О

7 О О О 1 0 О 1 О О

3 — 5 О О О 1 О О 1 О

7 О О 1 О О О О О

5 0 О О О 0 О О О

7 О О О О О 1 О О О

4 — 5 О О О 1 О О 1 О

7 О О О 1 О 0 О О

О 0 О 1 О

0 1 О 0 О

О 0 О О О

О О 1 0 О О

5 О О О

7 О .О О

5 О О О

7 О О О

5 — 5 Π0 0

7 0 О О

О О О 1 О

О О О О О 1

Продолжение табл. 8

1216829

Такк

ОпеСодержимое блока ты раЦКЯ

Вес раэрядов

21 13 8 5 3 2 1 1

6 — 5 0 0 0 0 0 . 0 1 0

7 0 0 0 0 0 1 0 .0

5 0 . 0 0 0 0 0 1 0

7 0 0 0 0 0 0 0 1

7 — 5 0 .0 0 0 0 0 1 0

7 0 0 0 0 0 0 1 0

5 0 0 0 0 0 0 0 0

? 0 0 0 0 0 0 0 0 1

1216829

12)6829

1216829

1216829

1216829

Составитель В.Першиков

Редактор В.Иванова Техред Т.Дубинчак Корректор А.Тяско

Заказ 1004/60

Тираж 818 Подписное

ВНИИПИ Государственного, комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4

У1 8Ã

У гЗ

О

Я г

g )28 а <