Д-триггер

Д-триггер

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может использоваться в цифровых микроэлектронных устроит ствах. Цель изобретения - уменьшение потребляемой мощности. Поставленная цель достигается отключением тока питания инжектирующих транзисторов в режиме записи или режиме хранения . D-триггер содержит пять транзисторов 1,2, 5, 6, 8 и 10, шины 3 и 13, входные и выходные клеммы 4, 7„ 9, 14 и 15. В описании изобретения приводятся два варианта схемной реализац;т D-триггера по пп. 3 и 4 формулы изобретения. 3 з.п. ф-лы, 3 ил. (Л ю sj о 7

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1221714 (51) 4 Н 03 K 3/286 (21) 3792200/24-21 ,(22) 20.09.84 (46) 30.03.86. Бюл. У 12 (72) С.В.Касаткин, И.И.Лавров, В.И.Громов и В.А.Смирнов (53) 621.374(088.8) (56) Аваев Н.А. и др. Большие интегральные схемы с инжекционным питанием. М.: Советское радио, 1977, с. 177, рис. 5.12.

Шагурин И.И. Особенности проектирования цифровых устройств на схемах интегральной инжекционной логики.

Микроэлектроника. т. 7, 1978 вып.3 с. 256, рис. 4(б), рис. 1, с. 248. (54) 0-ТРИГГЕР (57) Изобретение относится к импульсной технике и может использоваться в цифровых микроэлектронных устрой-. ствах. Цель изобретения — уменьшение потребляемой мощности. Поставленная цель достигается отключением тока питания инжектирующих транзисторов в режиме записи или режиме хранения. D-триггер содержит пять транзисторов 1, 2, 5, 6, 8 и 10 шины 3 и 13 входные и выходные клеммы 4, 7„ 14 и 15. В описании изобретения приводятся два варианта схемной реализации 9-триггера по пп, 3 и 4 формулы изобретения. 3 s.ï. ф-лы, 3 ил.

° ° ° °

1 12

Изобретение, относится к импульсной технике и предназначено для испольl зования в цифровых микроэлектронных устройствах.

Цель изобретения, — уменьшение потребляемой мощности путем отключения тока питания инжектирующих транзисто-. ров врежиме записиили режимехранения, На фиг.! приведена принципиальная электрическая схема предложенного

D-триггера; на фиг.2 и 3 — то же, варианты.

D-триггер (фиг.l) содержит первый транзистор 1 первого типа проводимости, база которого подключена к коллектору первого транзистора 2 второго типа проводимости, эмиттер которого подключен к шине 3 тока питания, а база подключена к общей шине и к эмиттеру первого транзистора ), первый коллектор которого подключен к первому выходу 4 триггера, а второй коллектор подключен к базе второго транзистора 5 nepl вого типа проводимости и к. коллек4, тору второго транзистора 6 второго типа проводимости, база которого под-, ключена к эмиттеру второго транзистора 5, первый коллектор которого подключен к второму выходу 7 триггера, а второй коллектор подключен к базе первого транзистора I и к первому коллектору третьего транзистора 8 первого типа проводимости, база которого подключена к первому входу 9 триггера и к коллектору третьего . транзистора 10 второго типа проводимости, база которого подключена к эмиттеру третьего транзистора первого типа проводимости, эмиттеры второго и третьего транзисторов 6 и 10 через соответственно первый и второй резисторы 11 и 12 подключены к шине 13 напряжения питания, эмиттеры второго и третьего транзисторов 5 и 8 подключены соответственно к.второму и третьему входам 14 и 15 триггера, а коллектор третьего транзистора 8 подключен к второму выходу 7 триггера, шина 3 через третий резистор 16 соединена с шиной 13.

В варианте устройства, представленном на фиг.2, первый вход 9 подключен к аноду диода Шоттки 17, катод которого подключен к второму входу 14 триггера, причем третий вход 15 триггера является D-входом, а второй вход 14 является входом" тактового сигнала.

21714

В варианте устройства, представленном на фиг.3> база второго т„ . зис" тора 5 подключена к аноду диода Шоттки 17,катод которого подключен к третьему входу 15 триггера, при этом первый вход 9 триггера является

П-входом, третий вход 15 является входом инверсного тактового сигнала, а второй вход 14 подключен к общей шине:

D-триггер работает следующим об, разом.

10

Рассмотрим работу триггера, показанного на фиг,l. Первый вход триг15 — ; гера 9 является D-входом, второй вход 15 является входом инверсного тактового сигнала С, а третий вход 14 — входом прямого тактового сигнала С. Выход первого триггера 4

20 является прямым выходом Я, второй в ы-, ход 7 — инверсным выходом g. Сигналь) на вход D и тактовые шины подаются е коллекторов управляющих транзисторов первого типа проводимости (на схеме показаны пунктиром), эмиттеры которых подключены к общей шине. Причем сигнал на третий вход 15 (шину С) поступает с задержкой относительно сигнала, поступающего на второй вход

14 (шину С) °

При значении тактового сигнала (С) равном логическому "О" (т.е..С О;

С=l) управляющий вторым входом )4 транзистор насыщен, а управляющий третьим входом 15 (С) транзистор закрыт, эмиттер второго транзистора 5 и база второго транзистора 6 "закорочены" на общую шину, второй транзистор 6, являющийся источником тока базы второго транзистора 5, открыт.

Коллекторный ток второго транзистора 6 определяется в основном сопро- в тивлением первого резйстора 1 1. Ток эмиттера третьего транзистора 8 и ток базы третьего транзистора IO определнются током утечки управляющего третьим входом 15 транзистора, который имеет очень малую величину, поэтому третьи транзисторы 8 и 10 закрыты. Третий транзистор 8 не влияет на состояние первого транзистора 1 и на состояние на втором выходе 7.

Первый и второй транзисторы 1 и 5, включенные по схеме бистабильной ячейки, хранят информацию, записанную в триггер в предыдущем такте, т.е. триггер хранит информацию.

3 12217

При поступлении на второй вход

14 сигнала логической "1" (управляющий этим входом транзистор закрыт) ток эмиттера второго транзистора 5 и ток базы второго транзистора 6 оп5 ределяются током утечки управляющего транзистора, что соответствует закрыванию вторых транзисторов 5 и 6 °

На третий вход 15 (с задержкой) поступает сигнал логического "О", база третьего транзистора 10 и эмиттер третьего транзистора 8 оказываются "закороченными через управляющий транзистор на общую шину, третий транзистор 10 открывается. Если при этом на первом входе 9 присутство.вал сигнал логической "1", то коллек: торный ток третьего транзистора 10, 1 определяемый в основном величиной напряжения питания шины 13 и сопро- в тивлением второго резистора 12, поступает в базу третьего транзистора 8, вызывая его отпирание, третий транзистор 8 входит в режим насыщения. При этом, если первый транзистор 1 был открыт, то происходит рассасывание его базового заряда и перехват третьим транзистором 8коллекторного тока первого транзистора 2, определяемого током шины 3, проис-! ходит эапирание первого транзистора 1. На первом выходе 4 устанавливается сигнал логической "1", а так как третий транзистор 8 насыщен, то на втором выходе 7 устанавливается сигнал логического "О". При снятии тактового импульса вначале на второй вход 14 поступает сигнал логического "О", происходит отпирание второго транзистора 6 ° эмиттер второго транзистора 5 "закорачивается" на общую шину, коллекторный ток второго транзистора 6 поступает в базу второго транзистора 5, вызывая его отпирание, второй транзистор 5 входит в режим насыщения, защелкивая информа-45 цию, на втором выходе 7 и на базе первого транзистора 1, Затем подается сигнал логической "1" на третий вход

15, третьи транзисторы 8 и 10 запираются, триггер переходит в режим хранения вновь записанной информации (QI ЯО).

Если при поступлении тактового импульса (С1) на первом входе 9 при- .. сутствовал сигнал логического "О", то третий транзистор 8 остается в закрытом состоянии, и после закрывания второго транзистора 5 на втором

14 4 выходе триггера 7.и на базе первого транзистора 1 устанавливается сигнал логической "!". Коллекторный ток первого транзистора 2.поступает в базу первого транзистора I, вызывая его открывание. Первый транзистор 1 входит в режим насыщения, на первом выходе 4 и на базе второго транзистора 5 устанавливается сигнал логического "О". При снятии тактового импульса (С О) второй транзистор 6 открывается, но его коллекторный ток захватывается первым транзистором 1, второй транзистор 5 остается в закрытом состоянии. На третий вход

15 поступает сигнал логической "1", третьи транзисторы 8 и 10 закрываются, триггер переходит в режим хранения вновь записанной информации (Я-О, 41).

Рассмотрим работу триггера, пока-, занного на фиг.2 D-входом триггера является третий вход 15, тактовым входом является второй вход )4. Если на втором входе 14 присутствует сигнал логического "О", то база третьего транзистора 8 через диод Шоттки )7 закорочена на общую шину, третий транзистор 8 независимо от состояния на третьем входе 15 закрыт. Вторые транзисторы 5 и 6 открыты. Триггер хранит информацию.

При поступлении на второй вход 14 сигнала логической "1" (управляющий этим входом транзистор заперт) происходит запирание вторых транзисторов 5 и 6, и в зависимости от информации на третьем входе 15 происходит либо отпирание (Р=О), третьих транзис.торов 8 и 10, либо они остаются в закрытом состоянии (D=l) . Запись и sa.— щелкивание информации происходит аналогичным образом как у триггера, показанного на фиг.) Первый вход 9 может быть использован как дополнительный вход установки триггера в

"единичное" состояние по тактовому импульсу (С=l). При этом на первый вход 9 подается сигнал логического

Il 0 ll

Рассмотрим работу триггера, показанного на фиг.3. D-входом триггера является вход 5. На третий вход

15 подается инверсный тактовый сигнал (С).

Если на третьем входе !6 присутствует сигнал логической "1", то третьи транзисторы 8 и 10 закрыты независимо от состояния на первом

5 12217 входе 9. При этом состояние первого и второго транзисторов 1 и 5 определяется информацией, записанной . в предыдущем такте.

При поступлении на третий вход 15 сигнала логического "О" происходит закрывание по базе второго транзистора 5 и открывание третьих транзисторов 8 и 10, В остальном данйый триггер работает аналогично преды- 10 дущимв

Формула изобретения

l. D-триггер, содержащий первый lS транзистор первого типа проводимости, база которого подключена к*кол-, лектору первого транзистора второго типа проводимости, эмиттер которого подключен к шине тока питания,, а ба- 20 за подключена к общей шине и к эмиттеру первого транзистора первого типа проводимости, первый кбллектор которого подключен к первому выходу триггера, а второй коллектор подклю-. > чен к базе второго транзистора первого типа проводимости и к коллектору второго. транзистора второго типа проводимости, эмиттер которого через первый резистор подключен к ши- 30 ие напряжения питания, а база подключена к эмиттеру второго транзистора первого типа проводимости, первый коллектор которого подключен к второму выходу триггера, а второй коллектор подключен к базе первого

:транзистора первого типа проводимости и к первому коллектору третьего . транзистора первого типа проводимости, база которого подключена к 40 первому входу триггера и к коллекто- . ру третьего транзистора второго типа

l4 6 проводимости, эмиттер которого через второй резистор подключен к шине напряжения питания, а база подключена к эмиттеру третьего транзистора первого типа проводимости, и второй вход, отличающийся тем, что, с целью уменьшения потребляемой мощности, в него введен третий вход", эмиттеры второго и третьего транзисторов первого типа проводимости подключены соответственно к второму и третьему входам триггера, а второй коллектор третьего транзистора первого типа проводимости подключен к второму выходу триггера.

2. D-триггер по п. 1, о т л и— ч а ю шийся тем, что, с целью сокращения количества шин питания, шина тока питания через третий резистор подключена к шине напряжения питания.

3. D-триггер по п. 1, о т л ич а ю шийся тем, что, с целью сокращения количества входов, в него введен диод Шоттки, анод которого соединен с первым входом триггера, а катод подключен к второму входу триггера, при этом третий вход триггера является D-входом, а второй вход является тактовым входом. 4. D-триггер по п. 1, о т л и— ч а ю шийся тем, что, с целью сокращения количества входов, в него введен .диод Шоттки, анод которого соединен с базой второго транзисто- ра первого типа проводимости, а катод подключен к третьему входу триггера, при этом первый вход триггера является D-входом, третий вход является инверсным тактовым входом, а второй вход подключен к общей шине.

1221714

Составитель Г Пономарева

1 ехред И.Попович

Редактор Б..Федотов

КоРРектоР E Cupo

3mtas 1618/57

Тираж 816:

ВНИИПИ Государственного комитета СССР пэ делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал НПП "Патент", r. Ужгород, ул. Проектная, 4