Устройство цифроаналогового преобразования

Устройство цифроаналогового преобразования

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной и измерительной техники и может быть использовано для преобразования цифровых величин в аналоговые. Изобретение позволяет повысить достоверность преобразования за счет использования избыточных измерительных кодов (ИИК) и введения блока аналогового запоминающего устройства, постоянного запоминающего устройства, сумматора, регистра последовательного приближения , блока сравнения, второго регистра , регистра сдвига, элемента И, оперативного запоминающего устройства , которые обеспечивают работу устройства в режиме метрологического контроля и режиме непосредственного преобразования входного кода в аналоговую величину. В режиме метрологического контроля, который основан на свойствах ИИК, определяются коды реальных значений весов разрядов цифроаналогового преобразователя , которые записываются в оперативное запоминающее устройство и затем используются для коррекции в режиме непосредственного преобразования входного кода в аналоговую величину. 1 з.п. ф-лы,. 4 ил, табл. (О to to ел й

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1221754 A д1 4 Н 03 М 1/66 с

OllHCAHHE ИЗОБРКТКНИЯ,,"

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3782904/24-24 (22) 15.08.84 (46) 30.03.86. Бюл. Ф 12 (72) А.П.Стахов, В.И.Моисеев, А.Д.Азаров, В.Я.Стейскал и И.П.Степанова (53) 681.325(088.8) (56) Авторское свидетельство СССР

N9 947955, кл. Н 03 К 13/02, 1982.

Авторское свидетельство СССР

Ф 864548, кл. Н 03 К 13/02, 1981. (54) УСТРОЙСТВО ЦИФРОАНАЛОГОВОГО

ПРЕОБРАЗОВАНИЯ (57) Изобретение относится к области вычислительной и измерительной техники и может быть использовано для преобразования цифровых величин в аналоговые. Изобретение позволяет повысить достоверность преобразова-, ния за счет использования избыточных измерительных кодов (ИИК) и введения блока аналогового запоминающего устройства, постоянного запоминающего устройства, сумматора, регистра последовательного приближения, блока сравнения, второго регистра, регистра сдвига, элемента И, оперативного запоминающего устройства, которые обеспечивают работу устройства в режиме метрологическо-. го контроля и режиме непосредственного преобразования входного кода в аналоговую величину. В режиме метрологического контроля,. который основан на свойствах ИИК, определяются коды реальных значений весов разрядов цифроаналогового преобразователя, которые записываются в оперативное запоминающее устройство и затем используются для коррекции в режиме непосредственного преобразования входного кода в аналоговую величину. 1 з.п. ф-лы,. 4 ил, табл.

1 1

Изобретение относится к вычислительной и измерительной технике и может быть использовано для преобразования цифровых величин в аналоговые.

Цель изобретения — повьппение достоверности преобразования.

На фиг. 1 приведена функциональная схема устройства цифроаналогового преобразования, на фиг. 2 функциональная схема блока управления, на фиг. 3 и 4 — схема алгоритма работы устройства.

Устройство цифроаналогового преобразования (фиг. 1) содержит выходную шину 1, блок 2 аналогового sanoминающего устройства (БАЗУ), цифроаналоговый преобразователь 3 (ЦАП), цифровой коммутатор 4 (ЦК), входные шины 5, первый регистр 6 (РГ), регистр 7 последовательного приближения, первую и вторую управляющие входные шины 8 и 9, блок 10 управления, первый 11, третий 12, четвертый 13, второй 14; пятый 15, седьмой 1 6 выходы блока !0,блок 17 сравнения БС), элемент И 18, регистр

19 сдвига (РГС), шестой 20, восьмой

21, девятый 22, одиннадцатый 23 и десятые 24 выходы блока 10, оперативное запоминающее устройство 25 (ОЗУ), постоянное запоминающее устройство 26 (ПЗУ), второй регистр

27, двенадцатый, тринадцатый и четырнадцатый выходы 28, 29 и 30 блока 10, сумматор 31 (СИ), первые контрольные выходные шины 32, вторая контрольная выходная шина 33, первый вход 34 блока 10, шина 35

"Запуск" °

Блок 10 управления (фиг. 2)выполнен на первом и втором регистрах

36 и 37, постоянном запоминающем устройстве 38 и генераторе 39 тактовых импульсов.

Цифроаналоговый преобразователь

3 должен быть выполнен на основе избыточных-измерительных кодов (ИИК) например кодов Фибоначчи, "золотой" пропорции и др.

Работа цифроаналогового преобразователя происходит в двух режимах: в режиме метрологического контроля и режиме непосредственного преобразования входного кода в аналоговую величину. В режиме метрологического контроля определяются коды реальных значений весов разрядов

ЦАП 3, причем разряды ЦАП 3 делят221754 2 ся на группы неточных (старших) разрядов и группу точных (младших). разрядов. Данный подход справедлив при формировании весов разрядов ЦАП

3 с одинаковой относительной погрешностью 0 . В этом случае абсолютные отклонения hQ весов разрядов от требуемых значений Я для старших разрядов будут большими, а для младших — малыми. Поэтому определение кодов реальных значений весов производится только для группы из m старших разрядов. Значение m определяется из условия !

5 где n — количество разрядов основного ЦАП; ьЦ „ m — отклонение от требуемого значения веса (n-m+1)-го, разряда;

Q — значение весов 1 и 2-го младших разрядов соответ- ственно.

Двоичные коды реальных значений весов младших разрядов записываются в ПЗУ 26 и используются при метрологическом контроле. Коды реальных значений весов старших разрядов определяются в .результате поверки и хранятся в ОЗУ 25. Определение кодов реальных значений весов Кр начинается с (n-ш+1)-ro

6 разряда и осуществляется последовательно от младших разрядов к старшим. Регистр сдвига обеспечивает включение поверяемого разряда. С выхода ЦАП 3 аналоговая величина

Яр! !поступает в БАЗУ 2 и sanoминается. Далее осуществляется про40 цесс поразрядного уравновешивания сигнала Q p,„ „компенсирующим сигналом ЦАП 3 А „ с запрещением включения поверяемого разряда. Одновременно с этим происходит формирование в сумматоре кода реального значения веса разряда K по форPï-rnid муле и

К = а К., 5 1

5î ice à.ь(0,1 — двоичная цифра в i-м разряде кода;

К вЂ” значение кода реальР; ного веса i-го разряда, 55

)=n m;n.

Результат вычислений записывается в ОЗУ 25. На этом процессе опре1Р Номер Обозна- Наименование сиги/п связи чение налов

Примечание

1 2 3

При Х =! — поверка

Режим 1

Управляющий импульс При Х =2 — выдача кон2 трольной информации

Выходной сигнал элемента И деление кода реального значения веса (n-m+1)-го разряда заканчивает— ся. При определении кодов реальных значений весов последующих разрядов используются реальные веса кодов, хранимые в ПЗУ 26, и значения реальных весов кодов, определяемые при.поверке и записанные в ОЗУ 25.

Процесс поверки на этом заканчивается.

При необходимости (по сигналу извне) содержимое ОЗУ поступает на первые контрольные. выходные шины 32 устройства и используется для дальнейшей обработки.

В режиме непосредственного преобразования участвуют первый регистр

6, цифровой коммутатор 4, цифроаналоговый преобразователь 3. Входной код, поступающий по входным шинам 5, записывается в первый регистр 6, преобразуется при помощи

ЦК 4 и ЦАП 3 в выходной аналоговый сигнал А . Вьжодной сигнал А

Ьых ьых снимается с выхода 1 устройства, Устройство в режиме метрологического контроля работает следующим образом.

Вначале выполняется обнуление РГ

2 под. действием управляющего сиг.нала блока 10 управления. В регистр

19 сдвига записывается код, содержащий единицу в поверяемом (и m+1)-м разряде, который через ЦК 4 под действием управляющего сигнала 15 поступает на вход ЦАП 3. Вьжодная аналоговая величина ЦАП 3 Я.р запоминается в БАЗУ 2 и поступает на вход блока 17 сравнения. Процесс уравновешивания ее выходным компенсирующим сигналом UAII 3 Ак происходит по методу поразрядного кодирования. Логический элемент И запрещает включение поверяемого разряда под действием управляющего сигнала

221754 4

21 блока 10 управления. Сигнал 23 блока 10 управления задает выбор ячейки ПЗУ 26, содержимое которой поступает на вход сумматора 31. Суммирование кодов производится с помощью второго регистра 27 и сумматора 31.

Код, сформированный в сумматоре 31, под действием управляющего сигнала

22 блока 10 управления записывается в ОЗУ 25. На этом процесс поверки (и-m+1)-го разряда заканчивается.

Далее по командам блока 10 управ- ления РГ 2 обнуляется и выполняется поверка следующего старшего разряда.

Работа устройства на любом следующем -ом такте производится аналогичным образом. РГС 19 обеспечива ет включение J-го поверяемого разряда, поступающего на вход ЦАП 3 через

ЦК 4 под действием управляющих сигналов блока !О управления. Затем выполняется процесс поразрядного уравновешивания Qp компенсирующим сиг 5 налом ЦАП 3 А„ с запрещением включения поверяемого разряда.

Процесс суммирования выполняется аналогично. описанному, причем производится выбор как ячеек ПЗУ 26, так и ОЗУ 25, хранящих коды реаль30 ных значений весов разрядов. В суммато1)е формируется код реального значения веса разряда Kp, который запоминается в ОЗУ 25. Ifposecc метрологического контроля заканчивается

З5 при определении реального значения веса и-го разряда.

Один из возможных вариантов реализации блока управления приведен на фиг. 2. Длч формирования управляющих сигналов применена последовательная схема с использованием ПЗУ.

Необходимые для управления функционированием ЦАП управляющие и условные сигналы приведены в таблице.).

1221754

Продолжение таблицы

Х... Синхроимпульс РГ 1.

12 У, Синхроимпульс РПП

13 У Начальная установка

14 У 1 Адрес ЦК

2 Адрес ЦК

15 У., Выборка БАЗУ

16 У

10 20

11 21 У

Сдвиг РГС

Запрет

Запись-считывание

ОЗУ

12 гг Ув (У Выборка ПЗУ и ОЗУ

Адрес ОЗУ и ПЗУ

° °

Обнуление РГ 2 уа

Ун

У Запись РГ 2 у

1 Ь

Синхроимпульс контроля вого коммутатора, первый управляющий вход которого подключен к второму выходу блока управления, выходы подключены к соответствующим входам цифроаналогового преобразователя, выход которого является выходной шиной устройства о т л и ч аю щ е е с я тем,что, с целью повышения достоверности преобразования, введены блок аналогового запоминающего устройства,.блок сравнения, второй регистр, регистр сдвига, элемент И, оперативное запоминающее устройство, постоянное запоминающее устройство, сумматор, регистр последовательного пряближеАлгоритм функционирования устрой-, ства в соответствии с приведен45 ным описанием работы показан на фиг. 3 и 4.

Формула изобретения

1. Устройство цифроаналогового преобразования, содержащее блок управления, цифровой коммутатор, первый регистр, информационные, входы которого являются входными шинами, управляющий вход подключен к первому выходу блока управления, выходы подключены к соответствующим первым информационным входам цифро55

13 23

14 24

15 28

16 29

17 . 30

При У, =1 коммутируется

РГС

При У =1 коммутируется

РПП

При У =1, У, =1 коммутируется РГ

При У =О осуществля7 ется запрет

При У =0 — считывание в

При 7 =1 выборка ПЗУ

1221754

10!

25

35

45

50 ния, первый управляющий вход которого подключен к третьему выходу блока управления, второй управляющий вход объединен с первым управляющим входом регистра сдвига и подключен к четвертому выходу блока управления, информационный вход .объединен с первым входом блока управления и подключен к выходу элемента И, выходы подключены к соответствующим вторым информационным входам цифрового коммутатора, второй управляющий вход которого подключен к пятому выходу блока управления, третьи информационные входы подключены к соответствующим выходам регистра сдвига, второй управляющий вход которого подключен к шестому выходу блока управления, седьмой выход которого подключен к управляющему входу блока аналогового запоминающего устройства, информационный вход которого объединен с первым. входом блока сравнения и подключен к выходу цифроаналогового преобразователя, выход подключен к второму входу блока сравнения, выход которого подключен к первому входу элемента И, второй вход которого подключен к восьмому выходу блока управления, девятый выход которого подключен к первому управляющему входу оперативного запоминающего устройства, десятые выходы блока управления подключены к соответствующим адресным входам оперативного и постоянного запоминающих устройств, одиннадцатый выход подключен к второму управляющему входу оперативного запоминающего устройства и к первому управляющему входу постоянного запоминающего устройства,. выходы которого объединены с соответствующими выходами оперативного запоминающего устройства, являются первыми контрольными выходными шинами и подключены к со6тветствующим первым входам сумматора, выходы которого подключены к соответствующим информационным входам оперативного запоI минающего устройства и второго регистра, выходы которого подключены к соответствующим вторым входам сумматора, первый и второй управляющие входы подключены соответственно к двенадцатому и тринадцатому выходам блока управления, четырнадцатый выход которого является второй контрольной выходной шиной, второй и третий входы являются первой и второй управляющими шинами соответственно, четвертый вход является шиной "Запуск". . 2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления выполнен на нервом и втором регистрах, генераторе тактовых импульсов и постоянном запоминающем устройстве, первый, второй и третий входы которогоявляются соответствен- но вторым, третьим и первым входами блока управления, входы с четвертого по девятый подключены к соответствующим выходам второго регистра, выходы с первого по 0+13, где К=

= (log zn)+1, à n — количество разрядов преобразуемого кода, подключены к соответствующим информационным входам первого регистра, выходы с

7+14 по 2+19 подключены к соответствующим информационным входам второго регистра, первый управляющий вход которого является четвертым входом блока управления, второй управляющий вход подключен к прямому входу генератора тактовых импульсов, инверсный выход которого подключен к управляющему входу первого регистра, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый выходы которого являются соответственно первым, третьим, четвертым, вторым, пятым., седьмым, шестым, восьмым, девятым и одиннадцатым выходами блока управления, выходы с одиннадцатого по

2+10 являются десятыми выходами блока управления, выходы с 2+11 по 2+13 являются соответственно двенадцатым, тринадцатым и четырнадцатым выходами блока управления;

1221754

1221754

Составитель В.Першиков

Редактор М.Петрова Техред В.Кадар Корректор Л.Патай

Заказ 1620/59 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная. 4